CPLD
-
便攜式產(chǎn)品具有低功耗意識的FPGA設(shè)計方法
ILGOO系列低功耗FPGA產(chǎn)品Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時的靜態(tài)功耗最低可達(dá)到2µW，電池壽命是采用主流PLD的產(chǎn)品的5倍以上
-
基于CPLD的機(jī)載小型化控制與保護(hù)
1 引言隨著數(shù)字化電子技術(shù)日新月異的發(fā)展,借鑒國外先進(jìn)經(jīng)驗與先進(jìn)技術(shù)推動我國電子設(shè)備產(chǎn)業(yè)的發(fā)展勢在必行。復(fù)雜可編程邏輯器件 (complex programmable logic device, cpld )作為國外最先進(jìn)的一代大規(guī)模數(shù)字器件,以
-
基于CPLD的高幀頻CMoS相機(jī)驅(qū)動電路設(shè)計
1 引言互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)圖像傳感器具有功耗低，集成度高和易于控制等特點，其信噪比，光靈敏度和動態(tài)范圍等性能可與成熟的電荷耦合器件(CCD)圖像傳感器相媲美，因此，CMOS圖像傳感器為發(fā)展微型化、數(shù)字化和
-
ADS8323與高速FIFO接口電路的CPLD實現(xiàn)
1.引言在高速數(shù)據(jù)采集系統(tǒng)中，AD芯片的工作速度通常是很高的，可以達(dá)到幾兆甚至幾十兆，而微控制器MCU的工作速度相對較低，并且其往往具有多個任務(wù)，所以不能采用AD轉(zhuǎn)換一次MCU讀取一次數(shù)據(jù)的工作方式。因此，需要在
-
基于CPLD的FPGA從并快速加載方案
現(xiàn)場可編程門陣列(FPGA)作為專用集成電路(ASIC)領(lǐng)域的一種半定制電路，可以根據(jù)設(shè)計的需要靈活實現(xiàn)各種接口或者總線的輸出，在設(shè)備端的通信產(chǎn)品中已得到越來越廣泛的使用。FPGA 是基于靜態(tài)隨機(jī)存儲器(SRAM)結(jié)構(gòu)的，
-
一種基于計算機(jī)總線的CPLD加密電路設(shè)計
計算機(jī)硬件技術(shù)在不斷進(jìn)步，例如CPU的運行速度由初期的2"16MHz，到如今的1GHz以上，內(nèi)存由原來的1Mbit到現(xiàn)在的256"512Mbit，這些都給軟件運行提供了良好的環(huán)境，同時也帶動了計算機(jī)軟件行業(yè)的大力發(fā)展。隨著軟件產(chǎn)品
-
CPLD在IGBT驅(qū)動設(shè)計中的應(yīng)用
隨著國民經(jīng)濟(jì)的不斷發(fā)展，變頻調(diào)速裝置的應(yīng)用越來越廣泛。如何打破國外產(chǎn)品的壟斷，已成為一個嚴(yán)肅的課題擺在我國工程技術(shù)人員的面前。在某型號大功率變頻調(diào)速裝置中，由于裝置的尺寸較大，考慮到結(jié)構(gòu)和散熱的條件，
-
CPLD在信號濾波和抗干擾中的應(yīng)用
1 濾波和抗干擾概述單片機(jī)應(yīng)用系統(tǒng)的輸入信號常含有種種噪聲和干擾，它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度，必須消除信號中的噪聲和干擾。噪聲有兩大類：一類為周期性的;另一類為不規(guī)則
-
基于DSP+CPLD的嵌入式高速圖像通信系統(tǒng)設(shè)計
1 引言隨著現(xiàn)代的圖形采集技術(shù)發(fā)展迅速，各種基于ISA，PCI，USB1.1等總線的圖形采集卡速度已經(jīng)不能滿足用戶的需求，而采用 USB2.0以后就可以解決這個傳輸速度上的瓶頸，USB2.0的速度是480Mbits/s，完全可以滿足圖像
-
基于CPLD的CCD驅(qū)動電路自動增益調(diào)整
ccd(charge couple device)是一種電荷藕合式光電轉(zhuǎn)換器件。在物體位移測量系統(tǒng)中,常常以ccd作為位移傳感器。當(dāng)一束曝光器發(fā)出的激光照射到被測物體上并發(fā)生漫反射 時,反射光將經(jīng)透鏡聚焦后成像在ccd上,以使ccd光敏
-
DSP+CPLD空間瞬態(tài)光輻射信號實時探測系統(tǒng)
探測系統(tǒng)對輸入的空間瞬態(tài)光輻射信號進(jìn)行實時識別處理，反演估算出空間瞬態(tài)信號能量大小并報告發(fā)生時刻。采用DSP+CPLD的數(shù)字處理方案，利用 dsp的高速數(shù)字信號處理特性及cold的復(fù)雜邏輯可編程特性，可實現(xiàn)對瞬態(tài)信號
-
一種基于CPLD的聲發(fā)射信號傳輸系統(tǒng)設(shè)計
聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發(fā)射信號，進(jìn)而通過對
-
基于CPLD的汽油機(jī)點火參數(shù)測量儀的研制
點火參數(shù)是影響汽油機(jī)性能的最重要因素之一。汽油機(jī)的點火參數(shù)主要有：點火提前角、點火能量、點火電壓和點電流。通過對這些參數(shù)的測量、研究與優(yōu)化，能提高發(fā)動機(jī)的性能，降低油耗，減少有害氣體的排放量，改善環(huán)境
-
一種基于CPLD的DSP人機(jī)接口模塊設(shè)計
CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點。在超高速領(lǐng)域和實時測控方面有非常廣泛的應(yīng)用，日前的
-
基于CPLD的步進(jìn)電機(jī)驅(qū)動模塊設(shè)計
0引言數(shù)控技術(shù)是以數(shù)字量編程實現(xiàn)控制機(jī)械或其他設(shè)備自動工作的技術(shù)，數(shù)控機(jī)床就是采用了數(shù)控技術(shù)的機(jī)床，或者說裝備了數(shù)控系統(tǒng)的機(jī)床。機(jī)床數(shù)控系統(tǒng)主要由幾個部分組成：零件加工程序的輸入、數(shù)據(jù)處理、插補(bǔ)計算和
-
利用FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC
數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
-
基于單片機(jī)＋CPLD的多路精確延時控制系統(tǒng)設(shè)計
1 引言現(xiàn)代控制系統(tǒng)中控制對象可能是復(fù)雜、分散的，而且往往是并行、獨立工作的，但整體上它們是相互關(guān)聯(lián)的有機(jī)組合。因此，控制信號的時序邏輯則要求更加精確。CPLD單片機(jī)為控制系統(tǒng)提供了技術(shù)支持，由CPLD和單片機(jī)
-
用CPLD支持多個SD器件
在一個系統(tǒng)中添加多個安全數(shù)字 (SD) 器件的需求日益增長。然而，大多數(shù)主機(jī)器件(如 Intel PXA270、TI OMAP和Qualcomm MSM處理器)都只提供一個SD接口。幸運的是，使用復(fù)雜可編程邏輯器件(CPLD)即可使主機(jī)器件支持任意
-
基于CPLD／FPGA的VHDL語言電路優(yōu)化設(shè)計
杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
-
FPGA與CPLD的辨別和分類
FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點和工作原理。通常的分類方法是：將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
fjsfsxwz
ccqccqccq
WMIII
ygmdyq77777
13543016677
davidzhu210
xiayy
thurmann
OMGde
worse
zhengqh
風(fēng)1401963329
rongwinzip
Kelan
alex47158992
zyq_126126
pansir2019
西門看雪
1009877836
sduking
