CADENCE

關注242人關注

我要報錯

Avago與Cadence合作提高28納米設計效率

【導讀】Cadence目前正在與Avago合作開發(fā)其下一款高速網絡芯片——一個1.5億門級的設計。摘要： Cadence目前正在與Avago合作開發(fā)其下一款高速網絡芯片——一個1.5億門級的設計。關鍵字：元件，納米，芯片

半導體
2014-06-06

AVAGO CADENCE BSP 網絡芯片
Cadence設計系統(tǒng)公司榮獲年度電子成就獎

【導讀】全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司，日前宣布其Cadence Palladium XP驗證計算平臺已榮獲極具權威的2013《電子工程專輯》中國年度電子成就獎，該獎項是由工程師與業(yè)界分析師們評選出的最佳電子設計

半導體
2014-06-06

電子電子工程 ADI CADENCE
28nm制程驅動　EDA工具商IP并購潮涌現(xiàn)

【導讀】電子設計自動化(EDA)工具商IP并購潮涌現(xiàn)。由于28納米(nm)制程IC設計難度提高，促使芯片商向外并購IP的需求增加，因而EDA工具商如益華電腦(Cadence Design Systems)和新思科技(Synopsys)及設計服務(Design Se

半導體
2014-06-06

EDA IP TENSILICA CADENCE
Cadence和臺積電聯(lián)手為16納米FinFET工藝技術開發(fā)設計架構

【導讀】Cadence設計系統(tǒng)公司(Cadence Design Systems， Inc.)(納斯達克代碼：CDNS)今日宣布與TSMC簽訂了一項長期合作協(xié)議，共同開發(fā)16納米FinFET技術，以其適用于移動、網絡、服務器和FPGA等諸多應用領域。摘要

半導體
2014-06-06

臺積電 FINFET TSMC CADENCE
Cadence宣布推出基于臺積電16納米FinFET制程DDR4 PHY IP

Cadence設計系統(tǒng)公司近日宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP(知識產權)。16納米技術與Cadence創(chuàng)新的架構相結合，可幫助客戶達到DDR4標準的最高性能，亦即達到3200Mbps的級別，相比之下，目前無

電子設計自動化
2014-05-23

臺積電 IP DDR4 CADENCE
Cadence宣布推出基于臺積電16納米FinFET制程DDR4 PHY IP

21ic訊—2014年5月20日，全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)今天宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP(知識產權)。16納米技術與Cadence創(chuàng)新的架構相結合，可幫助客戶

模擬
2014-05-22

臺積電 IP DDR4 CADENCE
海思擴大采用Cadence Palladium XP平臺運用于移動和數(shù)字媒體SoC與ASIC開發(fā)

21ic訊全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)今天宣布，海思半導體(HiSilicon Semi)進一步擴大采用Cadence® Palladium® XP 驗證運算平臺作為其仿真方案，運用于移動和數(shù)字媒體System

消費電子
2014-05-14

SoC ADI ASIC CADENCE
Cadence收購Jasper Design Automation擴展其驗證解決方案

重點:- 日益增長的驗證復雜性正推動著包括形式分析的多種互補驗證方法的需求- Jasper是快速增長形式分析行業(yè)的領導者，目標針對各種復雜驗證的挑戰(zhàn)- Cadence與Jasper的結合將擴大產業(yè)最強與最廣泛的系統(tǒng)驗證產品的差

電子設計自動化
2014-05-05

SoC DESIGN AUTOMATION CADENCE
Cadence收購Jasper Design Automation 擴展其驗證解決方案

[導讀] 日益增長的驗證復雜性正推動著包括形式分析的多種互補驗證方法的需求，而 Jasper是快速增長形式分析行業(yè)的領導者，目標針對各種復雜驗證的挑戰(zhàn)，Cadence與Jasper的結合將擴大產業(yè)最強與最廣泛的系統(tǒng)驗證產品的

半導體
2014-04-28

SoC DESIGN AUTOMATION CADENCE
Cadence以1億7千萬美元現(xiàn)金收購Jasper

益華計算機(Cadence Design Systems)宣布簽署最終合約，以大約1億7,000萬美元現(xiàn)金收購形式分析(formal analysis)解決方案領導供貨商 Jasper Design Automation 。至2013年12月31日為止，Jasper擁有約2,400萬美元現(xiàn)金

半導體
2014-04-28

SoC APPS VERIFICATION CADENCE
Cadence宣布收購形式分析方案供應商Jasper

益華電腦(CadenceDesignSystems)宣布簽署最終合約，以大約1億7,000萬美元現(xiàn)金收購形式分析(formalanalysis)解決方案領導供應商JasperDesignAutomation。至2013年12月31日為止，Jasper擁有約2,400萬美元現(xiàn)金、約當現(xiàn)金

半導體
2014-04-28

晶片 SoC VERIFICATION CADENCE
優(yōu)秀PCB設計工程師所需要具備的本領

1.會熟練的使用cadence或mentor軟件layout.2.能獨檔一面，從做器件到布局布線出光繪。3.有做各種pcb的設計經驗，如電腦主板，手機，數(shù)碼相機等電子消費產品，GSM和3G產品

嵌入式硬件
2014-04-23

工程師 PCB設計 LAYOUT CADENCE
展訊采用Cadence Palladium XP II平臺用于SoC芯片驗證

Cadence設計系統(tǒng)公司近日宣布，展訊通信有限公司(Spreadtrum Inc.)選擇Cadence® Palladium® XP II驗證計算平臺用于系統(tǒng)芯片(SoC)驗證和系統(tǒng)級驗證。展訊使用Palladium XP II的目的是為了縮短芯片的研發(fā)周期

電子設計自動化
2014-04-17

芯片驗證 ADI SOC芯片 CADENCE
展訊用Cadence Palladium XP II平臺用于移動SoC和軟硬件聯(lián)合驗證

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司宣布，展訊通信有限公司（Spreadtrum Inc.）選擇Cadence Palladium XP II驗證計算平臺用于系統(tǒng)芯片（SoC）驗證和系統(tǒng)級驗證。展訊使用Palladium XP II的目的是為了縮短芯

半導體
2014-04-16

移動 SoC ADI CADENCE
展訊采用Cadence Palladium XP II平臺用于移動系統(tǒng)芯片和軟硬件聯(lián)合驗證

【中國，2014年4月15日】——全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司（NASDAQ: CDNS）今天宣布，展訊通信有限公司（Spreadtrum Inc.）選擇Cadence® Palladium® XP II驗證計算平臺用于系統(tǒng)芯

半導體
2014-04-16

移動系統(tǒng) 軟硬件 ADI CADENCE
明導收購BDA擴展擴展奈米級電路驗證

明導國際公司(Mentor Graphics)宣布收購Berkeley Design Automation (BDA)公司。BDA是一家專注于奈米級類比/混合訊號(AMS)與 RF 電路驗證公司。這項收購交易在上周五(3/21)發(fā)布，但未透露雙方的交易金額。隨著手機等

消費電子
2014-03-27

電路 MENTOR GRAPHICS CADENCE
Cadence擴展基于ARM系統(tǒng)驗證解決方案縮短移動、網絡和服務器應用程序的上市時間

【中國，2014年3月12日】——全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司（NASDAQ: CDNS）今天發(fā)布了一款基于ARM®設計系統(tǒng)驗證解決方案的擴展產品，以實現(xiàn)更短的移動、網絡和服務器應用程序上市時間。這種Cade

消費電子
2014-03-17

移動 ARM 應用程序 CADENCE
Cadence擴展基于ARM系統(tǒng)驗證解決方案

重點：· Cadence®加速并擴展用于ARM® CoreLink™ 400 interconnect基于IP系統(tǒng)的Interconnect Workbench解決方案，提高性能驗證和分析速度· Cadence現(xiàn)在提供ARM Fast模型，可以和Palladi

電子設計自動化
2014-03-13

ARM IP MIDDOT CADENCE
Cadence物理驗證系統(tǒng)通過GF 65nm至14nm FinFET制程認證

重點：· 認證確保精確性方面不受影響，并包含用于65納米至14納米FinFET制程的物理驗證簽收的先進技術· 雙方共同的客戶可通過它與Cadence Virtuoso及Encounter平臺的無縫集成進行版圖設計和驗證版圖21

電子設計自動化
2014-03-13

FINFET VIRTUOSO 65NM CADENCE
Cadence新版Allegro TimingVision environment加速高速接口設計高達67%

Cadence設計系統(tǒng)公司近日宣布其新版Allegro® TimingVision™ environment加速高速接口設計高達67%。使用Cadence® Allegro PCB Designer中的TimingVision environment，能大大縮短高速PCB接口設計周期

電子設計自動化
2014-03-13

ALLEGRO TIMING ENVIRONMENT CADENCE

首頁上一頁 3 4 5 6 7 8 9 10 11 12 下一頁尾頁

fangmailbox
太陽系的天體
qmei2008
asklaibao
szhr998
neomissing
EasierDX
martian618
probigfat
liubeihua
Matthew2018
walk_bird
Fillmore
hu519922633
wudi1219
qinkunkun
liang_fu
張老板
newlcd2008
JasonAPP

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

CADENCE

Avago與Cadence合作提高28納米設計效率

Cadence設計系統(tǒng)公司榮獲年度電子成就獎

28nm制程驅動　EDA工具商IP并購潮涌現(xiàn)

Cadence和臺積電聯(lián)手為16納米FinFET工藝技術開發(fā)設計架構

Cadence宣布推出基于臺積電16納米FinFET制程DDR4 PHY IP

Cadence宣布推出基于臺積電16納米FinFET制程DDR4 PHY IP

海思擴大采用Cadence Palladium XP平臺運用于移動和數(shù)字媒體SoC與ASIC開發(fā)

Cadence收購Jasper Design Automation擴展其驗證解決方案

Cadence收購Jasper Design Automation 擴展其驗證解決方案

Cadence以1億7千萬美元現(xiàn)金收購Jasper

Cadence宣布收購形式分析方案供應商Jasper

優(yōu)秀PCB設計工程師所需要具備的本領

展訊采用Cadence Palladium XP II平臺用于SoC芯片驗證

展訊用Cadence Palladium XP II平臺用于移動SoC和軟硬件聯(lián)合驗證

展訊采用Cadence Palladium XP II平臺用于移動系統(tǒng)芯片和軟硬件聯(lián)合驗證

明導收購BDA擴展擴展奈米級電路驗證

Cadence擴展基于ARM系統(tǒng)驗證解決方案縮短移動、網絡和服務器應用程序的上市時間

Cadence擴展基于ARM系統(tǒng)驗證解決方案

Cadence物理驗證系統(tǒng)通過GF 65nm至14nm FinFET制程認證

Cadence新版Allegro TimingVision environment加速高速接口設計高達67%

相關標簽

關注此標簽的用戶(242人)

熱門活動

課程視頻