CADENCE

關(guān)注人關(guān)注

我要報錯

Cadence推出業(yè)界首款PCI Express 5.0驗證IP 現(xiàn)可供貨

Cadence驗證IP與TripleCheck技術(shù)推動服務(wù)器和存儲應(yīng)用可早期采納下一代PCIe標準21IC訊楷登電子(美國Cadence 公司)今日宣布，業(yè)界首款支持全新 PCI Express ® (PCIe®)5.0 架構(gòu)的驗證 IP(VIP)正式可用。結(jié)合

電子設(shè)計自動化
2017-11-29

5.0 cadence express PCI
Cadence PCB設(shè)計解決方案

復(fù)雜的物理和電氣規(guī)則，高密度的元器件布局，以及更高的高速技術(shù)要求，這一切都增加了當今PCB設(shè)計的復(fù)雜性，不管是在設(shè)計過程的哪一個階段，設(shè)計師都需要能夠輕松地定義，管理和確認簡單的物理/間距規(guī)則，以及至關(guān)重要的高速信號，同時，他們還要確保最終的PCB滿足傳統(tǒng)制造以及測試規(guī)格所能達到的性能目標。

電子設(shè)計自動化
2017-11-20

編輯器 pcb設(shè)計 cadence
Cadence落戶南京市浦口區(qū),成為繼引進臺積電后的又一龍頭項目

電子設(shè)計自動化(EDA)與半導(dǎo)體知識產(chǎn)權(quán)(IP)的領(lǐng)先供應(yīng)商美國楷登電子(Cadence)與南京市浦口區(qū)人民政府正式簽署戰(zhàn)略合作備忘錄以及投資協(xié)議。據(jù)悉，Cadence 項目是南京市浦口區(qū)繼引進臺積電之后在集成電路設(shè)計領(lǐng)域引進的又一個龍頭性項目，歷經(jīng)兩年的洽談，在多方的共同努力下，今天終于簽約落地。

模擬
2017-11-15

半導(dǎo)體集成電路 EDA 楷登 cadence
Cadence攜手Arm交付首個基于低功耗、高性能Arm服務(wù)器的SoC驗證解決方案

楷登電子(美國Cadence 公司 NASDAQ：CDNS)今日與Arm聯(lián)合發(fā)布基于Arm® 服務(wù)器的Xcelium™ 并行邏輯仿真平臺，這是電子行業(yè)內(nèi)首個低功耗高性能的仿真解決方案。

嵌入式動態(tài)
2017-10-31

低功耗 ARM 行業(yè)資訊 cadence
Cadence攜手Arm交付首個基于低功耗、高性能Arm服務(wù)器的SoC驗證解決方案

在芯片制造之前， SoC芯片功能正確性驗證占用了整個項目70%的EDA軟件使用資源，這一需求促進了數(shù)據(jù)中心的增長。運行于ARM服務(wù)器的Xcelium仿真可帶來功耗顯著降低和仿真容量的顯著提升，可執(zhí)行高吞吐和長周期測試，縮減了整個SoC驗證的時間和成本。

電子設(shè)計自動化
2017-10-30

ARM SoC cadence
Xilinx/Arm/Cadence和臺積公司推出首款采用7納米工藝的CCIX芯片

賽靈思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構(gòu)建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現(xiàn)一致性互聯(lián)。

嵌入式動態(tài)
2017-09-12

Xilinx ARM ccix 行業(yè)資訊 cadence
Xilinx、Arm、Cadence和臺積公司共同宣布全球首款采用7納米工藝的CCIX測試芯片

2017年9月11日，中國上?！愳`思、Arm、Cadence和臺積公司今日宣布一項合作，將共同構(gòu)建首款基于臺積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測試芯片，并計劃在2018年交付。這一測試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實現(xiàn)一致性互聯(lián)。

單片機
2017-09-12

Xilinx ARM 7nm工藝 cadence
Cadence優(yōu)化全流程數(shù)字與簽核及驗證套裝

楷登電子宣布，其全流程數(shù)字簽核工具和Cadence 驗證套裝的優(yōu)化工作已經(jīng)發(fā)布，支持最新Arm Cortex-A75和Cortex-A55 CP，基于Arm DynamIQ技術(shù)的設(shè)計，及Arm Mali-G72 GPU，可廣泛用于最新一代的高端移動應(yīng)用、機器學(xué)習(xí)及消費電子類芯片。為加速針對Arm最新處理器的設(shè)計，Cadence為Cortex-A75和Cortex-A55 CPU量身開發(fā)全新7nm快速應(yīng)用工具(RAK)，包括可實現(xiàn)CPU間互聯(lián)和3級緩存共享的DynamIQ共享單元(DSU)，以及專為Mali

嵌入式動態(tài)
2017-09-07

技術(shù)前沿 rak cadence
Cadence優(yōu)化全流程數(shù)字與簽核及驗證套裝，支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU

楷登電子(美國Cadence公司，NASDAQ: CDNS)今日宣布，其全流程數(shù)字簽核工具和Cadence®驗證套裝的優(yōu)化工作已經(jīng)發(fā)布，支持最新Arm® Cortex®-A75和Cortex-A55 CP，基于Arm DynamIQ™技術(shù)的設(shè)計，及Arm Mali™-G72 GPU，可廣泛用于最新一代的高端移動應(yīng)用、機器學(xué)習(xí)及消費電子類芯片。為

電子設(shè)計自動化
2017-09-05

ARM mali 楷登電子 cadence
千人盛會開幕，2017 Cadence全球用戶大會 CDNLive登陸上海

楷登電子(美國Cadence公司)宣布即將于8月22日(星期二)在上海浦東嘉里大酒店舉辦一年一度的中國用戶大會——CDNLive China 2017。以“聯(lián)結(jié)，分享，啟發(fā)!”為主題的CDNLive大會將集聚超過1000位IC行業(yè)從業(yè)者，包括IC設(shè)計工程師、系統(tǒng)開發(fā)者與業(yè)界專家，將分享重要半導(dǎo)體設(shè)計領(lǐng)域的解決方案和成功經(jīng)驗，讓參與者獲得知識、靈感與動力，并為實現(xiàn)高階半導(dǎo)體芯片、SoC設(shè)計和系統(tǒng)挑戰(zhàn)提供解決方案。

電子設(shè)計自動化
2017-08-15

cndlive cadence
EDA的低功耗游戲

隨著芯片設(shè)計轉(zhuǎn)移到90nm和65nm，芯片制造商面臨著新的挑戰(zhàn)包括溫度、穩(wěn)定性及電源可靠性或電源效率的差異性等方面的挑戰(zhàn)。業(yè)界試圖通過幾種途徑努力來解決這些問題。這些努力之一就是PFI(電源前向初始化)，由EDA 市場領(lǐng)袖Cadence 設(shè)計系統(tǒng)公司開始，通過通用的電源格式(UPF)進一步促進Accellera產(chǎn)業(yè)標準體系的加速形成。

電子設(shè)計自動化
2017-08-08

芯片設(shè)計 EDA技術(shù) cadence
Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)

楷登電子近日宣布推出針對最新移動和家庭娛樂應(yīng)用中系統(tǒng)級芯片(SoC)設(shè)計的Cadence® Tensilica® HiFi 3z DSP IP內(nèi)核。其應(yīng)用包括智能手機、增強現(xiàn)實(AR)/ 3D眼鏡、數(shù)字電視和機頂盒(STB)等。比較在業(yè)界音頻DSP內(nèi)核發(fā)貨量站主導(dǎo)地位的前一代產(chǎn)品HiFi 3 DSP ，新的HiFi 3z架構(gòu)將可提供超過1.3倍的更強語音和音頻處理性能。

半導(dǎo)體
2017-07-26

DSP cadence
Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)

楷登電子(美國 Cadence 公司)今天宣布推出針對最新移動和家庭娛樂應(yīng)用中系統(tǒng)級芯片(SoC)設(shè)計的Cadence® Tensilica® HiFi 3z DSP IP內(nèi)核。其應(yīng)用包括智能手機、增強現(xiàn)實(AR)/ 3D眼鏡、數(shù)字電視和機頂盒(ST

電子設(shè)計自動化
2017-07-26

家庭娛樂應(yīng)用 dsp架構(gòu) cadence
Cadence針對Palladium Z1仿真平臺發(fā)布VirtualBridge適配器，軟件初啟時間最高可縮短三個月

楷登電子(美國Cadence公司，NASDAQ: CDNS)今日正式發(fā)布全新VirtualBridge™適配器。較傳統(tǒng)RTL仿真，基于虛擬仿真技術(shù)的VirtualBridge™適配器可以加速硅前驗證階段的軟件初啟。

電子設(shè)計自動化
2017-06-20

適配器 virtualbridge cadence
全新Cadence Virtuoso系統(tǒng)設(shè)計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設(shè)計流程

該解決方案結(jié)合Virtuoso平臺與Allegro及Sigrity技術(shù)，進一步簡化設(shè)計流程，大幅提高設(shè)計效率，縮短設(shè)計周期

電子設(shè)計自動化
2017-06-12

virtuoso cadence
Cadence擴展JasperGold平臺用于高級形式化RTL簽核

JasperGold形式驗證平臺新應(yīng)用Superlint和Clock Domain Crossing助邏輯設(shè)計人員將IP開發(fā)時間縮短四周楷登電子(美國Cadence公司)今日正式發(fā)布JasperGold® 形式驗證平臺擴展版，引入高級形式化驗證技術(shù)的JasperGol

電子設(shè)計自動化
2017-06-05

rtl 簽核 jaspergold cadence
Cadence數(shù)字、簽核與定制／模擬工具助力實現(xiàn)三星7LPP和8LPP工藝技術(shù)

楷登電子(美國 Cadence 公司) 今日宣布其數(shù)字、簽核與定制/模擬工具成功在三星電子公司7LPP和8LPP工藝技術(shù)上實現(xiàn)。較前代高階工藝節(jié)點FinFET技術(shù)，7LPP和8LPP工藝技術(shù)不僅進一步優(yōu)化了功耗、性能和面積特性，擴展能

電子設(shè)計自動化
2017-06-02

簽核與定制工藝節(jié)點finfet cadence
Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP

2017年5月4日，中國上?！请娮咏袢照焦紭I(yè)界首款獨立完整的神經(jīng)網(wǎng)絡(luò)DSP —Cadence® Tensilica® Vision C5 DSP，面向?qū)ι窠?jīng)網(wǎng)絡(luò)計算能力有極高要求的視覺設(shè)備、雷達/光學(xué)雷達和融合傳感器等應(yīng)用量身優(yōu)化。針對車載、監(jiān)控安防、無人機和移動/可穿戴設(shè)備應(yīng)用，Vision C5 DSP 1TMAC/s的計算能力完全能夠勝任所有神經(jīng)網(wǎng)絡(luò)的計算任務(wù)。如需了解更多內(nèi)容，請參訪www.cadence.com/go/visionc5。

電子設(shè)計自動化
2017-05-04

神經(jīng)網(wǎng)絡(luò) cadence
Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP

內(nèi)容提要：·完整獨立的DSP核心，全面支持各級神經(jīng)網(wǎng)絡(luò)層·芯片面積不到1mm2，計算速度可達每秒1 TeraMAC (TMAC)·通用的可編程解決方案，為未來而生，

嵌入式動態(tài)
2017-05-04

汽車無人機神經(jīng)網(wǎng)絡(luò) 新品發(fā)布 cadence
應(yīng)用Cadence Protium S1，晶晨半導(dǎo)體大幅縮短多媒體SoC軟硬件集成時間

楷登電子(美國 Cadence 公司)今日宣布，憑借Cadence® ProtiumÔ S1 FPGA原型驗證平臺，晶晨半導(dǎo)體(Amlogic)成功縮短其多媒體系統(tǒng)級芯片(SoC)設(shè)計的上市時間?；赑rotium S1平臺，晶晨加速實現(xiàn)了軟/硬件

電子設(shè)計自動化
2017-04-27

FPGA SoC cadence

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

CADENCE

Cadence推出業(yè)界首款PCI Express 5.0驗證IP 現(xiàn)可供貨

Cadence PCB設(shè)計解決方案

Cadence落戶南京市浦口區(qū),成為繼引進臺積電后的又一龍頭項目

Cadence攜手Arm交付首個基于低功耗、高性能Arm服務(wù)器的SoC驗證解決方案

Cadence攜手Arm交付首個基于低功耗、高性能Arm服務(wù)器的SoC驗證解決方案

Xilinx/Arm/Cadence和臺積公司推出首款采用7納米工藝的CCIX芯片

Xilinx、Arm、Cadence和臺積公司共同宣布全球首款采用7納米工藝的CCIX測試芯片

Cadence優(yōu)化全流程數(shù)字與簽核及驗證套裝

Cadence優(yōu)化全流程數(shù)字與簽核及驗證套裝，支持Arm Cortex-A75、Cortex-A55 CPU及Arm Mali-G72 GPU

千人盛會開幕，2017 Cadence全球用戶大會 CDNLive登陸上海

EDA的低功耗游戲

Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)

Cadence推出針對最新移動和家庭娛樂應(yīng)用的Tensilica HiFi 3z DSP架構(gòu)

Cadence針對Palladium Z1仿真平臺發(fā)布VirtualBridge適配器，軟件初啟時間最高可縮短三個月

全新Cadence Virtuoso系統(tǒng)設(shè)計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設(shè)計流程

Cadence擴展JasperGold平臺用于高級形式化RTL簽核

Cadence數(shù)字、簽核與定制／模擬工具助力實現(xiàn)三星7LPP和8LPP工藝技術(shù)

Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP

Cadence發(fā)布業(yè)界首款面向汽車、監(jiān)控、無人機和移動市場的神經(jīng)網(wǎng)絡(luò)DSP IP

應(yīng)用Cadence Protium S1，晶晨半導(dǎo)體大幅縮短多媒體SoC軟硬件集成時間

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻