電源及電源管理方案大聯(lián)盟

就目前而言，電源及電源管理解決方案仍然是熱門之重，F(xiàn)airchild、Altera、Intersil、Cadence、凌力爾特等公司為大家呈現(xiàn)最先進、最完整的各類電源及電源管理方案，下面一同

利用Cadence設(shè)計COMS低噪聲放大器

0 引 言 Cadence Design Systems Inc．是全球最大的電子設(shè)計技術(shù)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。它的解決方案旨在提升和監(jiān)控半導(dǎo)體、計算機系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備

一種低噪聲高增益零中頻放大器的設(shè)計與實現(xiàn)

文中介紹了一種低噪聲的零中頻放大器的設(shè)計與實現(xiàn)，通過選用合適的集成運算放大器芯片，完成低噪聲、高增益并具備濾波效果的零中頻放大器的設(shè)計。闡述了運放芯片的選擇依據(jù)

ST、ARM和Cadence聯(lián)合向Accellera提交三個新方案

意法半導(dǎo)體、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系統(tǒng)促進會的SystemC語言工作組提交了三個新的技術(shù)方案。此次三方合作將進一步提高不同模型工具之間的互通性，滿足電子系統(tǒng)級層級設(shè)計的要求。

Cadence新的Allegro平臺變革下一代PCB設(shè)計生產(chǎn)力

Cadence設(shè)計系統(tǒng)公司發(fā)布Cadence®Allegro®系統(tǒng)互連設(shè)計平臺針對印刷電路板（PCB）設(shè)計進行的全新產(chǎn)品和技術(shù)增強.改進后的平臺為約束驅(qū)動設(shè)計提供了重要的新功能，向IC、封裝和板級設(shè)計領(lǐng)域的設(shè)計團隊提供新技

基于Cadence的高速PCB設(shè)計

Cadence推出Voltus-XP 支持大規(guī)模并行處理、加速高達5倍、大容量的先進工藝節(jié)點電源簽核技術(shù)

楷登電子今日宣布，發(fā)布增強型 Cadence® Voltus™IC 電源完整性解決方案，其面向先進工藝節(jié)點的電網(wǎng)簽核，其大規(guī)模并行(XP)算法選項采用了分布式處理技術(shù)。新算法將性能提升達 5 倍，適用于千兆級設(shè)計。Voltus 解決方案的大規(guī)模并行處理獲得大幅加強，可以更高效的實現(xiàn)百臺設(shè)備上千個 CPU 的近線形性能擴展。該解決方案現(xiàn)已云端就緒。

Cadence推出新版Cadence Allegro與 OrCAD PCB軟件

Cadence 宣布推出其最新版Cadence? Allegro? 與 OrCAD?印刷電路(PCB) 軟件，它擁有的全新功能與特性能夠提高PCB工程師的績效與效率。Allegro與OrCAD PCB Design 16.3版本為PCB工程師帶來了極大的新優(yōu)勢，包括改進終端

Cadence Sigrity 2018最新版集成3D設(shè)計與分析，大幅縮短PCB設(shè)計周期

21IC訊 楷登電子(美國Cadence公司)今日宣布發(fā)布Cadence® Sigrity™ 2018版本，該版本包含最新的3D解決方案，幫助PCB設(shè)計團隊縮短設(shè)計周期的同時實現(xiàn)設(shè)計成本和性能的最優(yōu)化。

Cadence推出面向PCB的約束驅(qū)動HDI設(shè)計

Cadence設(shè)計系統(tǒng)公司公布了對Cadence® Allegro® 以及OrCAD® 系列產(chǎn)品的一次全方位的改良，目標(biāo)是通過新特點和新功能來提高性能與效率。作為Cadence SPB 16.2產(chǎn)品發(fā)布的一部分，這種新技術(shù)有助于為PCB設(shè)計

基于Cadence的高速PCB設(shè)計方案

1 引言人們對于通信的要去總是朝著“快”的方向發(fā)展，要求信號的傳輸和處理的速度越來越快，相應(yīng)的，高速PCB的應(yīng)用也越來越廣。高速電路有兩個方面的含義：一是頻率高，通常認為數(shù)字電路的頻率達到或是超過45MHz至5

Cadence邏輯設(shè)計解決方案

隨著設(shè)計復(fù)雜度的提高和邏輯設(shè)計工藝尺寸的縮小，前端設(shè)計人員面臨著越來越多的設(shè)計挑戰(zhàn)，這些挑戰(zhàn)為已經(jīng)非常緊張的設(shè)計工期帶來了更多的風(fēng)險: 器件對低功耗的需求、日益擴大的設(shè)計與驗證之間的脫節(jié)、以及邏輯－物理

Cadence推出創(chuàng)新的FPGA

Cadence設(shè)計系統(tǒng)公司推出了一款創(chuàng)新的、可擴展的協(xié)同設(shè)計解決方案，用于印制電路板（PCB）系統(tǒng)的FPGA設(shè)計。Cadence OrCAD和 Allegro FPGA System Planner系統(tǒng)可縮減當(dāng)今復(fù)雜的FPGAs協(xié)同設(shè)計的時間——那些具有大量引

Cadence新增全新仿真器Spectre XPS

導(dǎo)讀：Cadence公司日前宣布推出Spectre XPS （eXtensive Partitioning Simulator）。Spectre XPS是一款高性能FastSPICE仿真器，可實現(xiàn)對大型、復(fù)雜芯片設(shè)計的更快速、更全面的仿真。 日前，全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)

基于Cadence的高速PCB設(shè)計方案

Cadence Innovus助力Realtek成功開發(fā)DTV SoC解決方案

楷登電子(美國Cadence公司)今日宣布，瑞昱半導(dǎo)體股份有限公司(Realtek Semiconductor Corp.)將 Cadence® Innovus™ 設(shè)計實現(xiàn)系統(tǒng)用于其最新 28nm 數(shù)字電視(DTV)系統(tǒng)級芯片的研發(fā)并成功流片。

Cadence DDR5內(nèi)存來了：7nm工藝、4400MHz頻率！

目前，JEDEC標(biāo)準(zhǔn)組織正在研究下一代DDR5內(nèi)存規(guī)范，已經(jīng)有了初步版本，Cadence此番拿出的就是面向新規(guī)范的第一個DDR5 IP物理層接口芯片。

Cadence全新Tensilica Vision Q6 DSP IP助力提升視覺與AI性能

楷登電子(美國Cadence公司)今日正式推出Cadence® Tensilica® Vision Q6 DSP。該DSP基于速度更快的新處理器架構(gòu)，面向嵌入式視覺和AI技術(shù)量身打造。

Imec 與 Cadence 成功流片首款 3nm 測試芯片

全球領(lǐng)先的納米電子與數(shù)字技術(shù)研發(fā)創(chuàng)新中心 imec 與楷登電子(美國 Cadence 公司)今日聯(lián)合宣布，得益于雙方的長期深入合作，業(yè)界首款 3nm 測試芯片成功流片。

艾睿電子和Cadence在arrow.com推出OrCAD Entrepreneur，加速印刷電路板設(shè)計流程

艾睿電子和Cadence Design Systems公司擴大了其正在進行的合作，在Arrow.com設(shè)計中心推出針對OrCAD Capture Cloud的Cadence® OrCAD® Entrepreneur包。相比獨立系統(tǒng)上的傳統(tǒng)手工設(shè)計和仿真，新的軟件工具套件縮短了設(shè)計師從設(shè)計到原型所花的一半時間。