編者按：上周英特爾舉辦了一場引人注目的“架構(gòu)日”活動，公布了未來多年的產(chǎn)品技術(shù)路線圖、技術(shù)戰(zhàn)略規(guī)劃以及一系列新技術(shù)，新加入英特爾的業(yè)界大神Raja Koduri 、Jim Keller以及英特爾首席工程技術(shù)官M(fèi)urthy Renduchintala也紛紛登臺演講并極為罕見地一起接受了外媒Anandtech的問答采訪。在這里，我們摘譯了當(dāng)中一部分報道和訪談，向大家介紹一下英特爾的最新技術(shù)布局，還有英特爾高層對自己技術(shù)產(chǎn)品的一些評價。

英特爾被世人熟知的是CPU，存儲，還有近年來收購的FPGA、但其實在GPU方面，也有不錯的表現(xiàn)。過去通過在其CPU中集成顯卡，英特爾已經(jīng)在這方面完成了深厚的技術(shù)積累，但他們最近又宣布了其獨(dú)立顯卡計劃，這將和3D封裝等技術(shù)一起，共同構(gòu)成英特爾未來角逐市場的、極具競爭力的產(chǎn)品矩陣。

獨(dú)立顯卡：英特爾的新“武器”

我們并不滿足于僅僅談?wù)?019年將帶來什么，我們還看到了英特爾在2020年將如何應(yīng)對其顯卡業(yè)務(wù)。就在此時，Raja宣布了英特爾獨(dú)立顯卡業(yè)務(wù)的新產(chǎn)品品牌：

英特爾將使用Xe品牌為它的一系列顯卡命名，這些顯卡在之前的討論中被非正式地稱為“Gen12”。Xe將從2020年開始，覆蓋從客戶端顯卡到數(shù)據(jù)中心顯卡解決方案的所有領(lǐng)域。

英特爾實際上對這個市場進(jìn)行了細(xì)分，這表明Xe也涵蓋了未來的集成顯卡解決方案。如果從這張幻燈片判斷，英特爾似乎希望Xe覆蓋從入門級到中檔、再到發(fā)燒友、再到人工智能等諸多領(lǐng)域，與競爭對手最好的產(chǎn)品競爭。

英特爾表示，Xe將從10nm技術(shù)開始，并將遵循英特爾的單棧軟件(single stack software)理念，因此英特爾希望軟件開發(fā)人員能夠利用CPU、GPU、FPGA和AI，所有這些都使用一套API。這款XE設(shè)計將為幾代顯卡奠定基礎(chǔ)，并表明英特爾現(xiàn)在已經(jīng)準(zhǔn)備好圍繞一個品牌向前發(fā)展。

其中一張幻燈片存在一些混淆，因為英特爾可能會使用新的品牌名稱來引用它的一些FPGA和AI解決方案。我們要看看到時候能否得到答案。

延續(xù)摩爾定律的新方法：3D封裝

在半導(dǎo)體領(lǐng)域做過大量芯片設(shè)計的人都應(yīng)該清楚，目前生產(chǎn)的大多數(shù)CPU和SoC都是基于單片裸片，單芯片內(nèi)部已經(jīng)具備了所需要的全部功能，然后放進(jìn)一個封裝里，進(jìn)入一個系統(tǒng)。更罕見的是多芯片封裝，多個芯片通過共享連接放在一個封裝中。除此之外，我們還看到了內(nèi)插器或嵌入式橋接器，旨在將不同的芯片與高速互連結(jié)合在一起?，F(xiàn)在，英特爾已準(zhǔn)備好將3D堆疊引入大眾市場。

現(xiàn)代芯片設(shè)計面臨的最大挑戰(zhàn)之一是最小化裸片面積。小裸片可以降低成本，通常也可以降低耗電成本，并且可以使之更容易在系統(tǒng)中實現(xiàn)。然而，當(dāng)涉及到提取性能時，我們卻正處于微縮的極限，大型單片裸片，甚至是多芯片封裝的一個缺點是內(nèi)存太遠(yuǎn)了。英特爾現(xiàn)在已準(zhǔn)備好談?wù)撈銯overos技術(shù)，該技術(shù)包括以小的形式將不同技術(shù)結(jié)合在一起的有源內(nèi)插器(active interposer)。

Foveros：顯然是希臘語中“了不起”的意思

Raja介紹這項技術(shù)的方式是從討論工藝技術(shù)開始的。英特爾多年來一直專注于高性能工藝節(jié)點，試圖從其高性能核心中提取盡可能多的性能。除此之外，英特爾還以類似的節(jié)奏運(yùn)行IO優(yōu)化的工藝節(jié)點，但更適合PCH或SoC-type的功能。

126x和127x是英特爾工藝節(jié)點技術(shù)的內(nèi)部編號系統(tǒng)，盡管他們沒有區(qū)分BKM更新的“+”節(jié)點變體。但問題是，英特爾已經(jīng)知道，它需要根據(jù)所需晶體管的類型、性能和功率進(jìn)行某些流程優(yōu)化。下一步，英特爾將擴(kuò)大其節(jié)點基礎(chǔ)，以便覆蓋更多的功率和性能點。

因此，在這個例子中，Raja推出了2019年的工藝技術(shù)。對于制造工藝，計算在10nm上有1274工藝，IO有1273工藝(14nm)，而這個新的特殊Foveros技術(shù)是P1222下的。除了制造方面，英特爾還將致力于制造節(jié)點的計算方面的優(yōu)化。此外，還將對未來節(jié)點技術(shù)進(jìn)行一系列開發(fā)。這里的目標(biāo)是，每種類型的晶體管用例可以是不同的，并且沒有一種適用于所有類型的方法。

解決這個問題的一種方法是通過芯片集和封裝。通過為每種情況下的工作選擇最佳晶體管，無論是CPU、GPU、IO、FPGA、RF，還是其他任何東西，只要有正確的封裝，就可以將其組合在一起，從而獲得最佳的優(yōu)化效果。

所以這就是Foveros所適用的地方。Foveros是英特爾新推出的有源內(nèi)插器(active interposer)技術(shù)，這種設(shè)計是超越自身EMIB設(shè)計的一步，適用于小型實現(xiàn)或具有極高內(nèi)存帶寬要求的實現(xiàn)。對于這些設(shè)計來說，數(shù)據(jù)傳輸?shù)拿勘忍毓β史浅５?，但封裝技術(shù)必須處理降低的凹凸間距、增加的凹凸密度以及芯片堆疊技術(shù)。英特爾表示，F(xiàn)overos已經(jīng)準(zhǔn)備就緒，可以大規(guī)模生產(chǎn)。

因此，F(xiàn)overos “3D”封裝聽起來像芯片內(nèi)插器，就像我們在AMD的Fiji或英偉達(dá)的高端數(shù)據(jù)中心GPU上看到的那樣。然而，英特爾超越了那些產(chǎn)品正在做的工作，實際上是將內(nèi)插器作為設(shè)計的一部分。內(nèi)插器包含將電源和數(shù)據(jù)傳送到頂部芯片所需的通硅孔和走線，但它也承載平臺的PCH或IO。實際上，它是一個完全工作的PCH，但是有通孔，允許芯片連接在頂部。

這項技術(shù)的第一次迭代并不像上面的幻燈片那么復(fù)雜，只需使用一組CPU核心連接到下面的PCH，但其想法是，可以選擇一些功能放在大型內(nèi)插器上，這樣這些功能就可以從上面的芯片中刪除，以節(jié)省空間。這也讓英特爾在不同的芯片中使用不同的晶體管類型，我們得到的例子是使用一個構(gòu)建在22FFL工藝節(jié)點上的內(nèi)插器，在頂部裸片上有一組10nm的CPU。在此之上，DRAM是在POP封裝中的。聽起來很酷對吧?

事實上，英特爾在演示區(qū)有一兩個Foveros芯片。英特爾解釋說，這些是x86混合設(shè)計，在同一塊10nm的硅片上結(jié)合了一個大Core和四個較小的Atom核心。我肯定我以前聽說過“big.Little”，但我很震驚英特爾真的要這么做!

Hybrid x86 CPU：不錯的嘗試

也許有人會糾正我，但我不記得哪一次英特爾把多個不同配置的x86核心放在同一塊芯片上(是英特爾Edison嗎?)。自從ARM開始在智能手機(jī)上使用其big.Little設(shè)計以來，一個長期存在的問題是，英特爾是否會做類似的事情，無論是將大小凌動核心，還是將高性能的酷睿納入其中。當(dāng)英特爾離開智能手機(jī)和平板電腦市場時，我們認(rèn)為這個想法已經(jīng)不復(fù)存在。但是，就像復(fù)活的僵尸一樣，它已經(jīng)從墳?zāi)怪袕?fù)活了。我們來看看英特爾的Hybrid x86 CPU。

這款小巧的12x12封裝采用英特爾的Foveros技術(shù)構(gòu)建，采用22FFL IO芯片作為有源內(nèi)插器(active interposer)，用TSV連接至10nm裸片，其中包含一個Sunny Cove核心和四個凌動(Tremont?)核心。這款小芯片比一美分硬幣還小，設(shè)計的待機(jī)功率為2mW。這種芯片似乎是為移動設(shè)備設(shè)計的。

此圖是制造圖。展示了將POP內(nèi)存放置在Fovoros設(shè)計之上以提供最終產(chǎn)品的想法。非常像移動芯片。

英特爾展示的演示系統(tǒng)看起來與以前的Sunny Cove設(shè)計相似，但是這個散熱器更小，并且有幾個不同的連接器。我們被告知這個芯片將支持PCIe for M.2以及UFS，這兩者都可以在移動設(shè)備上找到。這塊主板上也有幾個SIM卡連接器。

然而，關(guān)鍵部分是這張英特爾幻燈片上的框圖。在這里，我們看到一個帶有0.5 MB專用中型緩存的“Big CPU”，四個帶有共享1.5 MB L2緩存的“Small CPU”，一個具有4MB最后一級緩存的非核心，一個支持LPDDR4的四通道內(nèi)存控制器(4x16位)，一個帶有Gen11核顯的64 EU設(shè)計，Gen 11.5顯示控制器，新的IPU，支持DisplayPort 1.4的MIPI，所有這一切都在一個小型封裝中。

不過說真的，這有可能成為英特爾的一大收入來源。他們制造的這款芯片可以讓核心在不使用時進(jìn)入C6休眠狀態(tài)，裸片尺寸小于12x12mm(144 mm2)，并面向7W以下的無風(fēng)扇設(shè)備市場。這是一個大Core，四個Atom核心和一個GT2 64 EU設(shè)計。

英特爾實際上說，這個產(chǎn)品的出現(xiàn)是因為一個客戶要求一款性能與之相當(dāng)，但待機(jī)功率為2mw的產(chǎn)品。為了做到這一點，英特爾在公司內(nèi)部創(chuàng)造并改進(jìn)了一些技術(shù)。最終產(chǎn)品顯然是這個客戶的理想選擇，但芯片也可供其他OEM使用。

從我們與英特爾高管的問答環(huán)節(jié)中可見，這項技術(shù)顯然還處于起步階段，英特爾現(xiàn)在有了一個新的玩具可以玩。Jim Keller表示，在內(nèi)部，他們正在嘗試使用這項技術(shù)的許多新東西，看看哪些是可行的，什么會成為一個好產(chǎn)品，因此，到2019年和2020年，我們應(yīng)該會看到更多的Foveros設(shè)計。

英特爾高管對10nm進(jìn)度、Foveros等問題的回應(yīng)

問：英特爾的許多CPU微架構(gòu)都受到了工藝節(jié)點技術(shù)延遲的影響。出了什么問題?采取了哪些措施來確保這種情況不會再發(fā)生?

Raja Koduri/Jim Keller：我們的產(chǎn)品與晶體管能力是兩回事。英特爾擁有驚人的IP，但它們都位于10nm工藝節(jié)點。如果我們在14nm上使用它，那么我們在14nm上會有更好的性能。我們在公司內(nèi)部采用了一種新的方法來將IP與工藝技術(shù)分離。你需要知道顧客購買的是產(chǎn)品，而不是晶體管系列。AMD在苦苦掙扎的時候，為了改變設(shè)計方法，也經(jīng)歷了同樣的轉(zhuǎn)變。在蘋果，這種方法被稱為“總線”(Bus)方法。

Murthy Renduchintala：這代表了我們作為一家公司過去考慮工藝節(jié)點技術(shù)的方式。這是公司向前發(fā)展的“框架記號”(限制因素)。我們已經(jīng)了解了很多關(guān)于把它應(yīng)用到14nm的知識。我們現(xiàn)在必須確保我們的IP不是節(jié)點鎖定的。IP在多個節(jié)點之間的可移植性對于應(yīng)急計劃非常重要。我們將繼續(xù)在我們的設(shè)計中大膽冒險，但我們也會有應(yīng)急策略。我們需要盡可能多的無縫路線圖，以備不時之需，并確保在需要時盡快執(zhí)行這些路線圖，以符合客戶期望。你將看到未來的節(jié)點技術(shù)，如10/7nm，比以前有更多的重疊，以保持設(shè)計的流暢性。如果我們的產(chǎn)品設(shè)計不局限于10nm，那么我們在14nm上的產(chǎn)品組合可能會更好。

問：我們是否會在高端市場看到10nm單片臺式CPU?

Raja Koduri：是的。

問：10nm怎么樣了?它有變動嗎?

Raja Koduri：它正在改變，但并沒有變動。從英特爾開始應(yīng)對的過程中學(xué)到了很多經(jīng)驗教訓(xùn)。我們在制造和設(shè)計之間建立了一個更好的模式。我們需要在產(chǎn)品和工藝節(jié)點上有好的抽象概念。當(dāng)一切進(jìn)展順利時，這個問題并沒有顯現(xiàn)出來，所以也不是問題。當(dāng)過程中發(fā)生了一些不好的事情時，就會變得復(fù)雜起來，因此道路也被堵住了。其他家用抽象的方法解決了這個問題。我們需要確保這種情況不會再次發(fā)生，我們希望在路線圖中建立彈性。

問：是否有結(jié)合CPU/GPU/AI/FPGA做混合SoC的計劃?

Raja Koduri：在我們的路線圖中會結(jié)合可擴(kuò)展矢量/矩陣。我們的客戶需要的是可擴(kuò)展的解決方案。無論什么樣的芯片，客戶都需要類似的編程模型。

問：聘請Raja、 Jim，并將外部人員引進(jìn)英特爾有什么影響?

Murthy Renduchintala：英特爾極具創(chuàng)新精神。我們希望增加這種化學(xué)反應(yīng)，確保我們引進(jìn)了解英特爾并能帶來創(chuàng)新的好想法的人。因為我們需要慎重看待市場競爭也要確保英特爾具備競爭力。通過讓有經(jīng)驗的人參與進(jìn)來，我們確保不斷挑戰(zhàn)自身執(zhí)念和現(xiàn)狀，從而平衡內(nèi)部爭論。這顯示了英特爾吸納外部想法的能力。我們在外面爭取最好的人，因為我們需要他們加入，與內(nèi)部最優(yōu)秀的人協(xié)作。

問：英特爾目前的5G策略是什么?

Murthy Renduchintala：我們考慮的5G涵蓋了數(shù)據(jù)中心、網(wǎng)絡(luò)、邊緣、設(shè)備。英特爾認(rèn)為，向5G的過渡及其對網(wǎng)絡(luò)的影響，在加速數(shù)據(jù)和催化軟件定義網(wǎng)絡(luò)方面，與從模擬向數(shù)字的飛躍一樣具有變革意義，屆時定制芯片將被容器技術(shù)取代。它將加速網(wǎng)絡(luò)的“云化”。邊緣非常重要，尤其是為了最大限度減少新服務(wù)的延遲，亞毫秒級延遲對于這些服務(wù)來說非常關(guān)鍵。無線接口也很重要。智能云領(lǐng)域?qū)⒊蔀轵?qū)動這些行業(yè)飛快發(fā)展的“飛輪”。我們在11月份提到，XMM 5G調(diào)制解調(diào)器將在2019年下半年交付給合作伙伴，并在2020年初推出產(chǎn)品。它是一種多模5G LTE架構(gòu)，支持全部3個毫米波頻段和6 GHz以下頻率。

問：由于Thunderbolt 3需要額外的芯片，你對未來OEM的采用怎么看?

Murthy Renduchintala：集成Type-C Thunderbolt 3是第一代。我們會在未來改進(jìn)它，這是這項技術(shù)的自然譜系。我們在不斷思考有多少集成在芯片中，有多少留在電路板上。

Raja Koduri：這是一個巨大的IP挑戰(zhàn)，不僅對Thunderbolt 3如此，對其他IP也是如此。集成PHY(端口物理層)很重要。例如，通過分解FPGA陣列中的收發(fā)器，我們可以將大量精力放在解耦的IP上。

問：在Foveros的演示中，該芯片結(jié)合了基于酷睿微架構(gòu)的大型x86內(nèi)核和基于凌動微架構(gòu)的小型x86內(nèi)核。我們能否期待未來大核和小核具有相同ISA總線標(biāo)準(zhǔn)?

Raja Koduri：我們正在努力。它們必須擁有相同的ISA總線標(biāo)準(zhǔn)嗎?Ronak和他的團(tuán)隊正在研究這個問題。但是，我認(rèn)為我們的目標(biāo)是讓軟件盡可能地簡單，以便開發(fā)人員和客戶使用。這是我們的架構(gòu)師為確保此類產(chǎn)品順利進(jìn)入市場所面臨的挑戰(zhàn)。明年我們還將對這類產(chǎn)品的封裝進(jìn)行討論。你今天看到的芯片，雖然它最初主要是為特定客戶設(shè)計的，但它不是定制的產(chǎn)品，從這個意義上講，它將適用于其他OEM。

Murthy Renduchintala：我們已經(jīng)邁出了第一步。第一步是飛躍，下一步是漸進(jìn)。正如我們所說的One API策略，如果我們將API一致化，那么它將適用于我們所有的CPU。Foveros也是一種新的部件/產(chǎn)品，它表明我們的產(chǎn)品組合中有一個空白，并幫助我們創(chuàng)建了解決問題的技術(shù)，我們希望在未來通過新IP擴(kuò)展這一領(lǐng)域。

問：在Foveros上的嘗試如何?

Jim Keller：Raja在負(fù)責(zé)GPU，因此他對計算元素之間的高帶寬連接很感興趣。這是一項新技術(shù)，我們也在進(jìn)行一些試驗。試驗之路充滿曲折，我們在實現(xiàn)堆疊技術(shù)的前一年就達(dá)到了這一行業(yè)電流密度的極限，所以為了提高堆疊的性能，我們在不同的領(lǐng)域做了很多嘗試。如果依然不可行，那么就沒有必要使用這項技術(shù)。但是我們很開心地嘗試著，樂此不疲，在接下來的5年里，我們會在很多地方看到Foveros。我們將為自己甚至還不知道的問題找到新的解決辦法。