LEON2應(yīng)用于數(shù)字機(jī)頂盒CPU的FPGA仿真

摘 要：采用免費(fèi)軟核LEON2作為數(shù)字機(jī)頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機(jī)頂盒，選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個(gè)原型，通過這個(gè)原型對硬件性能進(jìn)行仿真，并且還可以在

基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計(jì)

介紹了ADI公司新一代DDS芯片AD9952和XILINX公司新一代CPLD產(chǎn)品XC2C128的主要性能，提出了用XC2C128作控制電路，由AD9952構(gòu)成寬帶、低相噪、低功耗數(shù)字合成頻率源的設(shè)計(jì)方案，同時(shí)對如何提高DDS頻譜純度進(jìn)行了探討，給出了超寬帶應(yīng)用電路解決方案。

FPGA芯片規(guī)模封裝

據(jù)《Semiconductor FPD World》2003年V01．22卷No．6上報(bào)道。 Actel公司開發(fā)出了可滿足2級濕度靈敏度(MSL2)的FPGA[eX系列]的芯片規(guī)模封裝。作為JEDEC標(biāo)準(zhǔn)的MSL2，可保證具有1年的保存壽命。 該產(chǎn)品系列由3000種

憶芯科技使用Synopsys ARC處理器和接口IP一次完成存儲SoC的硅晶設(shè)計(jì)

DesignWare ARC HS38雙核處理器、DDR4和PCI Express 3.1 IP支持憶芯科技的MB1000企業(yè)級SSD控制器實(shí)現(xiàn)更高的性能和更低的功耗

IPC發(fā)布IPC/JEDEC-9704A-CN

IPC — 電子工業(yè)聯(lián)接協(xié)會® 宣布發(fā)布中文版IPC/JEDEC-9704《印制電路組件應(yīng)變測試指南》(Printed Circuit Assembly Strain Gage Test Guideline)(修訂版 A)。當(dāng)印制電路板和電子元件之間的結(jié)合處承受巨大壓力

全新FPGA開發(fā)平臺（Xilinx ）

賽靈思公司 （Xilinx, Inc.）在 IBC 2010 展會上宣布推出一款全新開發(fā)平臺，幫助工程師充分滿足快速發(fā)展的3D電視廣播與其它高清視頻應(yīng)用需求。賽靈思Spartan®-6 FPGA 廣播連接功能套件和廣播處理引擎IP核，可幫助

Xilinx 推出新版本ISE 9.1i

賽靈思公司（Xilinx, Inc）今天推出業(yè)界應(yīng)用最廣泛的集成軟件環(huán)境（ISE™）設(shè)計(jì)套件的最新版本ISE 9.1i。

C++單元測試工具CppUnit使用簡介

準(zhǔn)備工作： 1. 到 http://sourceforge.net/projects/cppunit/下載CppUnit測試框架的源代碼 2. 解壓文件，進(jìn)入src文件夾，打開CppUnitLibraries.dsw.分別編譯這兩個(gè)project，輸出位置均為lib文件夾。 3.在VC的tools/o

SiliconBlue iCE65超低功耗FPGA量產(chǎn)出貨

益登科技所代理的SiliconBlue®日前宣布，針對手持式超低功耗應(yīng)用的65納米SRAM技術(shù)FPGA量產(chǎn)出貨。本次發(fā)表的產(chǎn)品包括iCE65L02、iCE65L04以及iCE65L08，其它同系列的產(chǎn)品也會于幾個(gè)月內(nèi)跟進(jìn)。iCE系列是世界上第一個(gè)

基于FPGA的數(shù)字示波器設(shè)計(jì)

西門子收購Mentor后的未來展望

當(dāng)時(shí)Rhine對Siemens的產(chǎn)品生命周期管理(PLM)軟體部門Siemens PLM技術(shù)長Chuck Grindstaff做了一場簡報(bào)，但最后Siemens還是放棄了這個(gè)機(jī)會;至于Cadence對Mentor的收購要約后來也未獲Menter的董事會通過，因?yàn)槊绹?lián)邦貿(mào)易委員會(FTC)表示這樁收購案會被嚴(yán)格審查。

用C 語言描述AES256 加密算法

作者：Adam Taylor 首席工程師 e2v 公司 aptaylor@theiet.org 用C 語言描述AES256 加密算法，然后在硬件中加速性能。 高級加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。自從 2002 年美國國家標(biāo)準(zhǔn)技術(shù)研究所 (NIST) 將此規(guī)范選為標(biāo)準(zhǔn)規(guī)范以來，處理器、微控制器、FPGA和 SoC 應(yīng)用的開發(fā)人員就開始利用 AES 來保護(hù)輸入、輸出及保存在系統(tǒng)中的數(shù)據(jù)。

各類放大器電路設(shè)計(jì)圖集錦

一、差動放大器應(yīng)用電路經(jīng)典的四電阻差動放大器似乎很簡單，但其在電路中的性能不佳。從實(shí)際生產(chǎn)設(shè)計(jì)出發(fā)，討論了分立式電阻、濾波、交流共模抑制和高噪聲增益的不足之處。大學(xué)里的電子學(xué)課程說明了理想運(yùn)算放大器的

基于FPGA的多通道直流電機(jī)控制器設(shè)計(jì)

摘要：設(shè)計(jì)了一種基于FPGA的多通道直流電機(jī)控制系統(tǒng)，充分利用FPGA并行控制的特點(diǎn)，采用自項(xiàng)而下的設(shè)計(jì)方法，將系統(tǒng)劃分為轉(zhuǎn)速測量模塊，并行控制模塊，PWM生成模塊，電機(jī)驅(qū)動模塊。采用Verilog HDL語言實(shí)現(xiàn)完成了對

基于改進(jìn)的布斯算法FPGA嵌入式18×18乘法器

摘要：設(shè)計(jì)了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個(gè)18 b有符號或17 b無符號數(shù)的乘法運(yùn)算。該設(shè)計(jì)基于改進(jìn)的布斯算法，提出了一種新的布斯譯碼和部分積結(jié)構(gòu)，并對9-2壓縮樹和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器