介紹了一種基于可編程邏輯器件FPGA和硬件描述語言VHDL的32位ALU的設(shè)計方法。該ALU采取層次化設(shè)計方法,由控制模塊、邏輯模塊、加減法模塊、乘法模塊和除法模塊組成,能實現(xiàn)32位有符號數(shù)和無符號數(shù)的加減乘除運算,另外還能實現(xiàn)9種邏輯運算、6種移位運算以及高低字節(jié)內(nèi)容互換。該ALU在QuartuslI軟件環(huán)境下進(jìn)行了功能仿真,通過驗證表明,所設(shè)計的ALU完全正確,可供直接調(diào)用。
MEMS 日益增加的復(fù)雜性需要設(shè)計流程允許工程師在構(gòu)造實際硅片之前模擬整個制造分布、所有環(huán)境和操作條件的整個多模系統(tǒng)。這使工程師能夠快速、積極地優(yōu)化設(shè)計,以便最大限度地提高系統(tǒng)準(zhǔn)確性和可靠性,同時最大限度地
為改善紅外圖像的視覺效果和后續(xù)處理質(zhì)量,需要對圖像進(jìn)行增強處理。在此介紹并實現(xiàn)了一種空間域圖像增強算法,自適應(yīng)分段線性拉伸算法。首先簡要分析算法原理,對該算法基于Xilinx公司XC4VLXl5系列FPGA的實現(xiàn)方法進(jìn)行了研究,以兼顧系統(tǒng)實時性和集成度為目的,提出灰度直方圖統(tǒng)計和拉伸運算等關(guān)鍵模塊的解決方案。通過試驗結(jié)果分析,對壓縮因子的選取提出建議。該設(shè)計的輸出延遲僅為62.-5ns,且具有實現(xiàn)簡單、集成度高、功耗低等優(yōu)點,適合在精確制導(dǎo)武器和導(dǎo)航系統(tǒng)中應(yīng)用。
組合框控件用來創(chuàng)建一個字符串列表,在前面板上可以按次序循環(huán)瀏覽該列表。組合框控件類似于文本型或菜單型下拉列表框,不同的是組合框控件是字符串類型的數(shù)據(jù),而菜單型下拉列表框是數(shù)值類型的數(shù)據(jù)。 右鍵單擊組合框
1 前言 由于Verilog HDL硬件描述語言語法靈活、易懂,非常接近c語言的風(fēng)格,所以逐漸成為集成電路設(shè)計領(lǐng)域中最為流行的設(shè)計語言。正是由于硬件描述語言的出現(xiàn),才使得大規(guī)模、超大規(guī)模、特大規(guī)模、甚至千萬門系統(tǒng)級
布線是PCB設(shè)計過程中技巧最細(xì)、限定最高的,即使布了十幾年布線的工程師也往往覺得自己不會布線,因為看到了形形色色的問題,知道了這根線布了出去就會導(dǎo)致什么惡果,所以,就變的不知道怎么布了。
(1.西安西郊熱電廠,陜西 西安 710086;2.華普微電子有限公司,江蘇 無錫 214035;3,江南大學(xué),江蘇 無錫 214036)摘 要:本文對聲表面波器件的這三種主要封裝形式對聲表面波器件電傳輸性的影響作了系統(tǒng)的實驗研究
為減少在印制電路板(PCB)設(shè)計中的面積開銷,介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件,進(jìn)而介紹采用該器件搭建基于先進(jìn)精簡指令集機(jī)器(ARM)的片上系統(tǒng)(SOC)電路的設(shè)計方法,該方法按照高級微控制器總