【MCU】16bit CPU設(shè)計實戰(zhàn)(二)
[導(dǎo)讀]本CPU設(shè)計基于16bitRISC指令集、哈佛結(jié)構(gòu)完成，架構(gòu)圖如下：CPU架構(gòu)A.MemoryAccessInstructions1.LoadWord:????????LDws,offset(rs1)ws:=Mem16[rs1offset]2.StoreWord:????????...
本CPU設(shè)計基于16bit RISC指令集、哈佛結(jié)構(gòu)完成，架構(gòu)圖如下：
CPU架構(gòu)
A. Memory Access Instructions
1. Load Word:
? ? ? ? ? ? ? ?LD ws, offset(rs1) ws:=Mem16[rs1 offset]
2. Store Word:
? ? ? ? ? ? ? ?ST rs2, offset(rs1) Mem16[rs1 offset]=rs2
B. Data Processing Instructions
1. Add:
? ? ? ? ? ? ? ?ADD ws, rs1, rs2 ws:=rs1 rs2
2. Subtract:
? ? ? ? ? ? ? ?SUB ws, rs1, rs2 ws:=rs1 – rs2
3. Invert (1‘s complement):
? ? ? ? ? ? ? ?INV ws, rs1 ws:=!rs1
4. Logical Shift Left:
? ? ? ? ? ? ? ?LSL ws, rs1, rs2 ws:=rs1 << rs2
5. Logical Shift Right:? ? ? ? ? ? ? ?LSR ws, rs1, rs2 ws:=rs1 >> rs2
6. Bitwise AND:? ? ? ? ? ? ? ?AND ws, rs1, rs2 ws:=rs1 ? rs2
7. Bitwise OR:? ? ? ? ? ? ? OR ws, rs1, rs2 ws:=rs1 | rs2
8. Set on Less Than:
? ? ? ? ? ? ?SLT ws, rs1, rs2 ws:=1 if rs1 < rs2; ws:=0 if rs1 ≥ rs2
C. Control Flow Instructions
1. Branch on Equal:
? ? ? ? ? ? ? ?BEQ rs1, rs2, offset
? ? ? ? ? ? ? ?Branch to (PC 2 (offset << 1)) when rs1 = rs2
2. Branch on Not Equal:
? ? ? ? ? ? ? BNE rs1, rs2, offset
? ? ? ? ? ? ? Branch to (PC 2 (offset << 1)) when rs1 != rs2
3. Jump: JMP offset Jump to {PC [15:13], (offset << 1)}
Instruction Format of the RISC
Processor Control Unit Design:
ALU Control Unit Design:Verilog code for the RISC processor:
1. Verilog code for?Instruction Memory?:
`include "Parameter.v"// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for Instruction Memorymodule Instruction_Memory( input[15:0] pc, output[15:0] instruction);
reg [`col - 1:0] memory [`row_i - 1:0]; wire [3 : 0] rom_addr = pc[4 : 1]; initial begin $readmemb("./test/test.prog", memory,0,14); end assign instruction = memory[rom_addr];
endmodule2. Verilog code for?register file:
`timescale 1ns / 1ps// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for register filemodule GPRs( input clk, // write port input reg_write_en, input [2:0] reg_write_dest, input [15:0] reg_write_data, //read port 1 input [2:0] reg_read_addr_1, output [15:0] reg_read_data_1, //read port 2 input [2:0] reg_read_addr_2, output [15:0] reg_read_data_2); reg [15:0] reg_array [7:0]; integer i; // write port //reg [2:0] i; initial begin for(i=0;i<8;i=i 1) reg_array[i] <= 16'd0; end always @ (posedge clk ) begin if(reg_write_en) begin reg_array[reg_write_dest] <= reg_write_data; end end? assign reg_read_data_1 = reg_array[reg_read_addr_1];?assign?reg_read_data_2?=?reg_array[reg_read_addr_2];
endmodule3. Verilog code for Data Memory:
`include "Parameter.v"// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for data Memorymodule Data_Memory( input clk, // address input, shared by read and write port input [15:0] mem_access_addr, // write port input [15:0] mem_write_data, input mem_write_en, input mem_read, // read port output [15:0] mem_read_data);
reg [`col - 1:0] memory [`row_d - 1:0];integer f;wire [2:0] ram_addr=mem_access_addr[2:0];initial begin $readmemb("./test/test.data", memory); f = $fopen(`filename); $fmonitor(f, "time = %d\n", $time, "\tmemory[0] = %b\n", memory[0], "\tmemory[1] = %b\n", memory[1], "\tmemory[2] = %b\n", memory[2], "\tmemory[3] = %b\n", memory[3], "\tmemory[4] = %b\n", memory[4], "\tmemory[5] = %b\n", memory[5], "\tmemory[6] = %b\n", memory[6], "\tmemory[7] = %b\n", memory[7]); `simulation_time; $fclose(f); end always @(posedge clk) begin if (mem_write_en) memory[ram_addr] <= mem_write_data; end assign mem_read_data = (mem_read==1'b1) ? memory[ram_addr]: 16'd0;
endmodule4. Verilog code for ALU unit:
// fpga4student.com // FPGA projects, VHDL projects, Verilog projects // Verilog code for RISC Processor // Verilog code for ALUmodule ALU( input [15:0] a, //src1 input [15:0] b, //src2 input [2:0] alu_control, //function sel output reg [15:0] result, //result output zero );
always @(*)begin case(alu_control) 3'b000: result = a b; // add 3'b001: result = a - b; // sub 3'b010: result = ~a; 3'b011: result = a< 3'b100: result = a>>b; 3'b101: result = a 
下載文檔本站聲明： 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。
換一批
延伸閱讀
北京2022年10月19日 /美通社/ -- 隨著云計算、大數(shù)據(jù)的普及發(fā)展，過去的"云"是服務(wù)于大企業(yè)的計算模型，而十多年過去了，越來越多的應(yīng)用及業(yè)務(wù)走上"云端"，對計算核心數(shù)需求...
關(guān)鍵字： ARM 大數(shù)據(jù) 云游戲 CPULinux內(nèi)核是從V2.6開始引入設(shè)備樹的概念，其起源于OF:OpenFirmware， 用于描述一個硬件平臺的硬件資源信息，這些信息包括：CPU的數(shù)量和類別、內(nèi)存基地址和大小、總線和橋、外設(shè)連接、中斷控制器和中斷使用情...
關(guān)鍵字： Linux內(nèi)核 硬件 CPU
廠商專欄
熱門文章
- 王騰被小米突然辭退 網(wǎng)友擠爆雷軍評論區(qū)：后者淡定健身
- 曝5家中國車企在澳或面臨4700萬重罰！
- 美國給芯片裝后門方法揭秘后！NVIDIA緊急暫停生產(chǎn)H20芯片
- 我國鋰電池大突破：能量密度和續(xù)航能力提高2-3倍 可量產(chǎn)
- 英偉達同意H20芯片在中國銷售額15%上交美國：我國回應(yīng)
- OpenAI王炸來了！GPT-5有望明天發(fā)布 免費無限使用
- 周鴻祎談英偉達芯片是否“留后門”：技術(shù)上很難判斷
- 稚暉君機器人公司否認借殼上市 回應(yīng)：只是收購了一家上市公司
- 新一代國產(chǎn)C86處理器9月見 兼容數(shù)百萬款x86軟件
- 尊湃芯片竊密案宣判：創(chuàng)始人獲刑6年，華為勝訴！
編輯精選
更多
論壇活動
更多
論壇熱帖
技術(shù)子站
更多
資料下載
更多
技術(shù)學(xué)院
- TrendForce集邦咨詢: 2026年CSP資本支出預(yù)計將高達5,200億美元，GPU采購與ASIC研發(fā)成創(chuàng)新高核心驅(qū)動力
- TrendForce集邦咨詢：受QLC產(chǎn)品熱度的外溢效應(yīng)驅(qū)動，預(yù)計NAND Flash 4Q25價格將上漲5-10%
- TrendForce集邦咨詢: 十一長假將至，LCD電視面板大廠計劃調(diào)降稼動率穩(wěn)運維
- TrendForce集邦咨詢：4Q25 DRAM價格延續(xù)漲勢，服務(wù)器需求提前發(fā)酵、舊制程產(chǎn)品漲幅仍較大
- 一文搞懂如何最大限度降低?uk穩(wěn)壓器的輻射
- PCB板層設(shè)計與電磁兼容性的關(guān)系解析
- 干貨分享！AC/DC與DC/DC轉(zhuǎn)換器的工作原理與應(yīng)用
- PCB板的類型匯總
