你知道怎樣突破布線水平的瓶頸嗎?對于PCB工程師而言，布線不僅僅耗時還耗力的重要環(huán)節(jié)，同時也是考驗PCB工程師的真實技術(shù)水平的環(huán)節(jié)。想做出一款不錯PCB板，布線工作是不容忽視的基礎(chǔ)環(huán)節(jié)，那么，如何突破布線水平瓶頸，還能讓PCB布線更完美呢?

1、遵循PCB布線規(guī)則

這是對PCB設(shè)計者最基本的要求，也是基礎(chǔ)。PCB布線一般應(yīng)遵循如下規(guī)則：

a)印制導(dǎo)線布線層數(shù)根據(jù)需要確定。布線占用通道比一般應(yīng)在50%以上;

b)根據(jù)工藝條件和布線密度，合理選用導(dǎo)線寬度和導(dǎo)線間距，力求層內(nèi)布線均勻，各層布線密度相近，必要時缺線區(qū)應(yīng)加輔助非功能連接盤或印制導(dǎo)線;

c)相鄰兩層導(dǎo)線應(yīng)布成相互垂直斜交或彎曲走線，以減小寄生電容;

d)印制導(dǎo)線布線應(yīng)盡可能短，特別是高頻信號和高敏感信號線;對時鐘等重要信號線，必要時還應(yīng)考慮等延時布線;

e)同層上布設(shè)多種電源(層)或地(層)時，分隔間距應(yīng)不小于1mm;

f)對大于5×5mm2的大面積導(dǎo)電圖形，應(yīng)局部開窗口;

g)電源層、地層大面積圖形與其連接盤之間應(yīng)進行熱隔離設(shè)計，如圖10所示，以免影響焊接質(zhì)量;

h)其它電路的特殊要求應(yīng)符合相關(guān)規(guī)定。

2、電源、地線的處理

既使在整個PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降，有時甚至影響到產(chǎn)品的成功率。所以對電源、地線的布線要認真對待，把電源、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。

對每個從事電子產(chǎn)品設(shè)計的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因，現(xiàn)只對降低式抑制噪音作以表述：眾所周知的是在電源、地線之間加上去藕電容。

盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線>電源線>信號線，通常信號線寬為：0.2～0.3mm，最精細寬度可達0.05～0.07mm，電源線為1.2～2.5mm。

對數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個回路，即構(gòu)成一個地網(wǎng)來使用，模擬電路的地不能這樣使用，用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。

3、數(shù)字電路與模擬電路的共地處理

現(xiàn)在有許多PCB不再是單一功能電路，而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時就需要考慮它們之間互相干擾的問題，特別是地線上的噪音干擾。

數(shù)字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整個PCB對外界只有一個結(jié)點，所以必須在PCB內(nèi)部進行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處(如插頭等)。

數(shù)字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統(tǒng)設(shè)計來決定。

4、信號線布在電源層或地層上

在多層印制板布線時，由于在信號線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個矛盾，可以考慮在電源層或地層上進行布線。

首先應(yīng)考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

5、設(shè)計規(guī)則檢查(DRC)

布線設(shè)計完成后，需認真檢查布線設(shè)計是否符合設(shè)計者所制定的規(guī)則，同時也需確認所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個方面：

a)線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。

b)電源線和地線的寬度是否合適。電源與地線之間是否緊耦合。在PCB中是否還有能讓地線加寬的地方。

c)對于關(guān)鍵的信號線是否采取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。

d)模擬電路和數(shù)字電路部分，是否有各自獨立的地線。后加在PCB中的圖形(如圖標、注標)是否會造成信號短路。

e)對一些不理想的線形進行修改。

f)在PCB上是否加有工藝線。阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標志是否壓在器件焊盤上，以免影響電裝質(zhì)量。

g)多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外，則容易造成短路。以上就是突破布線水平的瓶頸的方法解析，希望能給大家?guī)椭?