在一個(gè)電路系統(tǒng)中， 時(shí)鐘是必不可少的一部分。如人的心臟的作用，如果電路系統(tǒng)的時(shí)鐘出錯(cuò)了，系統(tǒng)就會(huì)發(fā)生紊亂，因此在PCB 中設(shè)計(jì)，一個(gè)好的時(shí)鐘電路是非常必要的。我們常用的時(shí)鐘電路有：晶體、晶振、分配器。有些IC 用的時(shí)鐘可能是由主芯片產(chǎn)生的，但追根溯源， 還是由上述三者之一產(chǎn)生的。

晶體

1，引腳盡量與芯片距離近，防止受到其他信號干擾。當(dāng)然也防止它干擾別的線路，因?yàn)樗切盘栐础?

2，盡量選擇鐵殼晶振，其抗干擾能力強(qiáng)些。

3，晶振下面所有層不能走線，并鋪GND銅皮。

4，晶振附近也不要有太近的數(shù)字信號線。

5，其負(fù)載電容的回流地一定要短。

6，對晶振進(jìn)行GND包圍。部分地方開窗漏GND銅，把晶振外殼焊接到開窗漏GND銅的地方。

7，布局時(shí)先經(jīng)過電容后經(jīng)過晶振

PCB 中常用的晶體封裝有： 2 管腳的插件封裝，SMD 封裝、 4 管腳的 SMD 封裝

盡管晶體有不同的規(guī)格，但它們的基本電路設(shè)計(jì)是一致的，因此 PCB 的布局、布線規(guī)

則也是通用的?；镜碾娐吩O(shè)計(jì)如下圖：

從電路原理圖中可以看出，電路由晶體 +2 個(gè)電容組成，這兩個(gè)電容分別為增益電容和相位電容。

晶體電路布局時(shí)，兩個(gè)電容靠近晶體放置 ，布局效果圖如下：

布線時(shí)，晶體的一對線要走成 類差分 的形式， 線盡量短 、且要 加粗 并進(jìn)行 包地處理 ， 效

果如下圖：

上述的是最基本和最常見的晶體電路設(shè)計(jì)，也有一些變形設(shè)計(jì)，如加串阻、測試點(diǎn)等，

如下圖 ，設(shè)計(jì)思路還是一致的：

結(jié)合上述，布局應(yīng)注意：

1. 和 IC 布在同一層面，這樣可以少打孔;

2. 布局要緊湊，電容位于晶體和 IC 之間，且靠近晶體放置，使時(shí)鐘線到 IC 盡量

短;

3. 對于有測試點(diǎn)的情況，盡量避免 stub 或者是使 stub 盡量短;

4. 附近不要擺放大功率器件、如電源芯片、 MOS 管、電感等發(fā)熱量大的器件;

布線應(yīng)注意：

1. 和 IC 同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔;

2. 類差分走線;

3. 走線要加粗，通常 8~12mil; 由于晶體時(shí)鐘波形為正弦波，所以此處按模擬設(shè)計(jì)

思路處理;

4. 信號線包地處理，且包地線或者銅皮要打屏蔽地孔;

5. 晶體電路模塊區(qū)域相當(dāng)于模擬區(qū)域，盡量不要有其他信號穿過;

PCB 模塊化布局系列之時(shí)鐘電路設(shè)計(jì) Edited by Kevin

晶振

相比于晶體電路，晶振是有源電路，主要由三部分組成：晶振 +電源濾波電路 +源端匹

配電阻：常見電路設(shè)計(jì)如下圖：

布局布線效果圖如下：

布局、布線總結(jié)：1. 濾波電容靠近電源管腳，遵循先大后小原則擺放，小電容靠得最近;

2. 匹配電阻靠近晶振擺放;如果原理圖中沒有這個(gè)電阻，可建議加上;

3. 附近不要擺放大功率器件、如電源芯片、 MOS 管、電感等發(fā)熱量大的器件;

4. 時(shí)鐘線按 50 歐姆阻抗線來走;如果時(shí)鐘線過長，可以走在內(nèi)層，打孔換層處加回

流地孔;

5. 其他信號與時(shí)鐘信號保持 4W 間距;

6. 包地處理，并加屏蔽地孔;

時(shí)鐘分配器

時(shí)鐘分配器種類比較多，在設(shè)計(jì)時(shí)保證時(shí)鐘分配器到各個(gè) IC 的距離盡量短，通常放在

對稱的位置，例如：

時(shí)鐘分配器電路：

PCB 設(shè)計(jì)如下圖：

布局、布線總結(jié)：

1. 時(shí)鐘發(fā)生電路要靠近時(shí)鐘分配器，常見的時(shí)鐘發(fā)生電路是晶體、晶振電路;

2. 時(shí)鐘分配電路放置在對稱位置，保證到各個(gè) IC 的時(shí)鐘信號線路盡量短;

3. 附近不要擺放大功率器件、如電源芯片、 MOS 管、電感等發(fā)熱量大的器件;

4. 時(shí)鐘信號線過長時(shí)，可以走在內(nèi)層，換層孔的 200mil 范圍內(nèi)要有回流地過孔;