在研制雷達(dá)系統(tǒng)時(shí),常常需要應(yīng)用頻率合成技術(shù)來(lái)實(shí)現(xiàn)跳頻信號(hào)源。頻率合成是指從一個(gè)高穩(wěn)定的參考頻率,經(jīng)過(guò)各種技術(shù)處理,生成一系列穩(wěn)定的頻率輸出?眼1?演?，F(xiàn)在應(yīng)用最廣的是鎖相環(huán)(PLL)頻率合成技術(shù),它是通過(guò)變化PLL中的分頻比N來(lái)實(shí)現(xiàn)輸出頻率的跳頻的,但無(wú)法避免縮短環(huán)路鎖定時(shí)間與提高頻率分辨率的矛盾,因此很難同時(shí)滿(mǎn)足高速和高精確度的要求。直接數(shù)字式頻率合成(DDS)是近年發(fā)展起來(lái)的一種新的頻率合成技術(shù)。它將先進(jìn)的數(shù)字處理理論與方法引入頻率合成領(lǐng)域,是繼直接頻率合成(DS)和間接頻率合成(IS)之后的第三代頻率合成技術(shù)。DDS的優(yōu)點(diǎn)是:相對(duì)帶寬很寬,頻率轉(zhuǎn)換時(shí)間極短(ns級(jí)),頻率分辨率很高(可達(dá)μHz),全數(shù)字化結(jié)構(gòu)便于集成,輸出相位連續(xù),頻率、相位和幅度均可實(shí)現(xiàn)程控。因此能夠與計(jì)算機(jī)緊密結(jié)合在一起,充分發(fā)揮軟件的作用。在實(shí)際應(yīng)用中,可以采用單片機(jī)來(lái)代替計(jì)算機(jī)對(duì)DDS芯片進(jìn)行控制,實(shí)現(xiàn)合成頻率的輸出。因此在很短的時(shí)間內(nèi),DDS得到了飛速的發(fā)展和廣泛的應(yīng)用[3]。

1 DDS的基本原理

    DDS技術(shù)是一種把一系列數(shù)字量形式的信號(hào)通過(guò)DAC轉(zhuǎn)換成模擬量形式的信號(hào)的合成技術(shù)。正弦輸出的DDS的原理框圖如圖1所示。相位累加器在A位頻率控制字FCW的控制下,以參考時(shí)鐘頻率fc為采樣率,產(chǎn)生待合成信號(hào)相位的數(shù)字線性序列。將其高P位作為地址碼,通過(guò)查詢(xún)正弦表ROM,產(chǎn)生S位對(duì)應(yīng)信號(hào)波形的數(shù)字序列S(n),再由數(shù)/模轉(zhuǎn)換器(DAC)將其轉(zhuǎn)化為階梯模擬電壓波形S(t),最后由低通濾波器LPF平滑為正弦波輸出。

    頻率控制字FCW和時(shí)鐘頻率f_c共同決定了DDS輸出信號(hào)的頻率f₀,它們之間的關(guān)系滿(mǎn)足:

　　所以,在DDS結(jié)構(gòu)及fc確定的前提下,通過(guò)FCW的控制就可以方便地控制輸出頻率f₀。其頻率分辨率為:

　　按照Naquist準(zhǔn)則,最高輸出頻率可達(dá)0.5fc。但考慮到實(shí)際低通濾波器的限制,最高輸出頻率一般為0.4fc。

　　由于DAC非線性作用的存在,使得查表所得的幅度序列從DAC的輸入到輸出要經(jīng)過(guò)一個(gè)非線性過(guò)程。于是就會(huì)產(chǎn)生輸出信號(hào)f0的諧波分量。又因?yàn)镈DS是一個(gè)采樣系統(tǒng),所以這些諧波會(huì)以f_c為周期搬移,即:

　　其中，u、v為任意整數(shù)。它們落到Nyquist帶寬內(nèi)就形成了有害的雜散頻率,頻率的位置可以確定,但幅度難以確定。所以在工程設(shè)計(jì)過(guò)程中要充分考慮輸出頻帶,注意避免上述雜散分量落入其中,以此來(lái)獲得較好的雜散指標(biāo)。

2 DDS芯片介紹

　　DDS的諸多優(yōu)點(diǎn)使它得到了非常廣泛的應(yīng)用。在數(shù)字調(diào)制方面,它可以用來(lái)實(shí)現(xiàn)FSK、QPSK、8PSK等調(diào)制。在雷達(dá)頻率源方面,它可以實(shí)現(xiàn)多點(diǎn)、窄步長(zhǎng)、高相噪的點(diǎn)頻輸出頻率源以及線性調(diào)頻輸出頻率源。在擴(kuò)頻通信方面,它可實(shí)現(xiàn)CDMA工作方式以及多種規(guī)律的跳頻模式。

　　現(xiàn)在國(guó)外已經(jīng)有非常成熟的DDS芯片。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368,其中Q2368的時(shí)鐘頻率為130MHz,分辨率為0.03Hz,雜散控制為-76dBc,變頻時(shí)間為0.1μs;美國(guó)AD公司也相繼推出了他們的DDS系列:AD9850、AD9851、可以實(shí)現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD9853、數(shù)字上變頻器AD9856和AD9857。AD公司的產(chǎn)品全部?jī)?nèi)置了D/A變換器,稱(chēng)為Complete-DDS。其中AD9852時(shí)鐘頻率為300MHz,近端雜散抑制優(yōu)于-80dBc,遠(yuǎn)端優(yōu)于-48dBc,相位噪聲為-148dB10kHzc/Hz@,頻率跳變速度為130ns,頻率分辨率為1μHz。

AD9852主要由48位的頻率寄存器、48位相位累加器、正(余)弦查詢(xún)表(帶正交輸出)、幅度調(diào)制寄存器、乘法器和12位D/A轉(zhuǎn)換器構(gòu)成。

　　AD9852可以實(shí)現(xiàn)單頻、FSK、Chirp、FM Chirp、BPSK等多種輸出形式。用其中的Chirp模式和FSK模式可以方便地實(shí)現(xiàn)跳頻功能,滿(mǎn)足雷達(dá)跳頻系統(tǒng)的要求。使用時(shí)只要初始化DDS,設(shè)定跳頻持續(xù)時(shí)間和跳頻間隔時(shí)間即可實(shí)現(xiàn)自動(dòng)跳頻。這比以往的DDS芯片如AD9850要方便得多。

　　AD9852的管腳分為三部分:(1)數(shù)據(jù)及控制端口;(2)電源部分;(3)參考及輸出部分。

　　由于AD9852是目前市場(chǎng)上性?xún)r(jià)比較高的DDS器件之一，而且AD9852具有線性調(diào)頻功能,可以方便實(shí)現(xiàn)頻率的跳變。所以在雷達(dá)跳頻系統(tǒng)中最終采用了AD9852芯片。下面就該芯片的應(yīng)用設(shè)計(jì)做一簡(jiǎn)要介紹^[2]。

3 頻率合成器的設(shè)計(jì)

　　要讓AD9852工作,需要按下列流程初始化:

　　(1)數(shù)據(jù)在WR信號(hào)控制下從并行輸入口D0～D1寫(xiě)入48位并行寄存器,或在SCLK控制下從串行輸入口SDATA寫(xiě)入48位串行寄存器。

　　(2)對(duì)S/P SELECT置1或置0以決定輸入數(shù)據(jù)是并行還是串行。1為并行,0為串行。

　　(3)AD9852芯片內(nèi)部不帶帶通濾波器,所以外圍電路中應(yīng)該按實(shí)際工作需要外接帶通濾波器,濾除不需要的頻率分量^[1]。

　　利用一片AD9852及簡(jiǎn)單的外圍電路實(shí)現(xiàn)頻率合成器的結(jié)構(gòu)框圖如圖2所示。

　　根據(jù)我在設(shè)計(jì)過(guò)程中的實(shí)際經(jīng)驗(yàn),有以下幾個(gè)問(wèn)題需要注意。

3.1 單片機(jī)的選擇

　　因?yàn)锳D9852是3.3V系統(tǒng),所以必須選擇可以工作在3.3V的單片機(jī)。設(shè)計(jì)之初,忽略了這個(gè)問(wèn)題,選用了普通51系列芯片,因?yàn)槠漭敵鲭娖街荒転?V, 高于3.3V,DDS芯片因此被損壞。后打算采用51系列,但因?yàn)槠湓谑袌?chǎng)上很難買(mǎi)到,所以最終采用了Microchip公司的PIC系列單片機(jī)PIC16F874。該單片機(jī)可以工作在2.2～5.5V的范圍內(nèi)^[4]。又考慮到設(shè)計(jì)要求的高速控制,PIC16F874單片機(jī)的速度是51系列的3倍,所以PIC16F874單片機(jī)滿(mǎn)足設(shè)計(jì)要求。

3.2 單片機(jī)的外圍電路

　　DDS的工作電壓是3.3V,而PIC的掉電復(fù)位電壓是4.5V?眼4?演,所以PIC單片機(jī)的外圍電路需要使用上電復(fù)位模式。

3.3 要避開(kāi)DDS雜散較大的輸出頻點(diǎn)

　　在實(shí)際應(yīng)用中,還有一些點(diǎn)的雜散信號(hào)很大,而且離主頻很近,無(wú)法去除。所以應(yīng)該避免輸出這些頻點(diǎn)。這些頻點(diǎn)為靠近f_c/3、f_c/4、f_c/5、f_c/6……的頻點(diǎn)。

3.4 去 耦

　　在一個(gè)電子系統(tǒng)中,通常多個(gè)器件共用一個(gè)電源。而電源線給交流信號(hào)提供了一個(gè)通路,使得交流信號(hào)通過(guò)電源線在器件之間傳輸,形成了干擾。所以必須在器件之間和電源到器件之間的電源線上加入濾波部分,濾掉交流干擾,稱(chēng)為去耦。電源的去耦通常用幾個(gè)并聯(lián)電容和串聯(lián)電感來(lái)實(shí)現(xiàn),如圖3所示。

3.5 接 地

　　接地可以分為單點(diǎn)接地和多點(diǎn)接地。一般認(rèn)為,連線長(zhǎng)度大于信號(hào)波長(zhǎng)的二十分之一時(shí),應(yīng)采用多點(diǎn)接地;反之,則采用單點(diǎn)接地。

　　實(shí)現(xiàn)多點(diǎn)接地就要在PCB板上布出一個(gè)面積較大的接地面,此接地面又與接大地的屏蔽外殼大面積接觸。這樣整個(gè)地的阻抗很小,電位可以認(rèn)為是一致的,各器件就近接地,就避免了在地線上形成干擾。

　　在數(shù)?；旌偷碾娐分?由于數(shù)字部分干擾源很多,所以模擬部分易受影響。因此要注意把模擬地和數(shù)字地分開(kāi)。一般的方法是用一根線來(lái)連接數(shù)字地和模擬地,而且只在一處相連,這樣可以較好地切斷數(shù)字部分的干擾源。

3.6 充分利用DDS的sweet pots^[2]

　　如前所述,在DDS中,其相位累加器的位數(shù)為A,但用來(lái)查詢(xún)正弦表的位數(shù)只有其高P位,剩下的就四舍五入丟棄了,這樣做會(huì)產(chǎn)生一種相位截?cái)嗾`差。但是如果相位累加器中的A-P位恰好為0,則其相位截?cái)嗾`差就為0,其輸出頻點(diǎn)的特性就會(huì)比較好,這就是所謂的“sweet pots”。所以在DDS單點(diǎn)輸出時(shí),使DDS盡量在sweet pots頻點(diǎn)輸出,可以達(dá)到優(yōu)化輸出特性的目的。

3.7 DDS參考信號(hào)輸入端的注意事項(xiàng)

　　由于采用了參考信號(hào)單端輸入的方式,所以REFCLKB端應(yīng)該接地或電源;參考信號(hào)輸入端REFCLK要跟電源相連接。因?yàn)镈DS的參考信號(hào)要求有1.6V的直流電平,在參考信號(hào)輸入到REFCLK端的端點(diǎn)處,應(yīng)接一個(gè)5.1kΩ的電阻到3.3V直流電源,同時(shí)接一個(gè)0～10kΩ的可變電阻(此處取5kΩ)到100Ω的電阻,經(jīng)過(guò)電阻分壓,REFCLK端就有1.6V的直流電壓。這個(gè)0～10kΩ的可調(diào)電阻同時(shí)用來(lái)微調(diào)REFCLK端對(duì)地的電阻,以調(diào)節(jié)REFCLK的直流電位,具體情況請(qǐng)參看圖4。圖4中的∏形濾波部分是為了濾除電源對(duì)REFCLK端的干擾。該頻率合成器原理圖如圖4所示。

　　檢驗(yàn)證明,利用AD9852設(shè)計(jì)的頻率合成器具有跳頻速度快、頻率分辨率高、體積小、系統(tǒng)工作穩(wěn)定、使用方便等優(yōu)點(diǎn)。因此它有很強(qiáng)的實(shí)用價(jià)值。

　　DDS除了用于跳頻系統(tǒng)中外,還可以用于任意波形產(chǎn)生、信號(hào)調(diào)制等。隨著高速集成電路的飛速發(fā)展,DDS必將開(kāi)拓更多新的應(yīng)用領(lǐng)域。

參考文獻(xiàn)

1 張厥盛,曹麗娜.鎖相與頻率合成技術(shù).成都:電子科技大學(xué)出版社， 1995.6

2 AD9852-CMOS，300MHz Complete DDS Synthesizer. Technical Data Sheet. Analog Device Inc.， 2000

3 渠麗娟.頻率合成技術(shù)的發(fā)展及應(yīng)用. 綜述報(bào)告,成都：電子科技大學(xué)，2001，12

4 Technical Data Sheet of PIC16F874.Microchip Technology Inc.，2001