摘 要： 利用Altera公司提供的數(shù)字信號處理開發(fā)工具DSP Builder和現(xiàn)代DSP技術(shù)，在Matlab/Simulink環(huán)境中建立了JPEG算法模型，并進行了仿真驗證，最后將編譯代碼下載到硬件上進行了在線調(diào)試。
關(guān)鍵詞： DSP Builder；JPEG；圖像壓縮；FPGA

　隨著數(shù)字信號處理技術(shù)在應用領域的迅速發(fā)展，以DSP處理器(如TI的TMS320系列)為應用系統(tǒng)核心器件的傳統(tǒng)DSP技術(shù)，由于其硬件結(jié)構(gòu)的不可變性和固定的數(shù)據(jù)總線寬度，很難滿足用戶對DSP系統(tǒng)可重配置性或可定制性的要求。而以大容量、高速度的FPGA為核心器件的現(xiàn)代DSP技術(shù)的出現(xiàn)成功解決了以上問題。FPGA內(nèi)嵌有可配置的高速RAM、PLL以及硬件乘法累加器等DSP模塊。因此，用FPGA實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得以FPGA為核心器件的DSP系統(tǒng)易于修改、測試及硬件升級。
本文利用Altera公司推出的一個面向DSP開發(fā)的系統(tǒng)級設計工具DSP Builder，在深入研究JPEG算法原理的基礎上，設計了JPEG算法模型，并在Matalab/Simulink環(huán)境下進行了算法級仿真；最后將算法編譯下載到FPGA硬件上，利用DSP Builder的HIL(Hardware In Loop)功能，由Simulink通過下載電纜向硬件輸入測試數(shù)據(jù)，然后將測試結(jié)果送入Simulink中顯示。采用這種方法實現(xiàn)了硬件級的仿真驗證。
1 DSP Builder介紹
DSP Builder開發(fā)工具是Altera公司提供的數(shù)字信號處理平臺,它是一個系統(tǒng)級(或算法級)設計工具,架構(gòu)在多個軟件工具之上，并把系統(tǒng)級和RTL級兩個設計領域的設計工具連接起來，最大程度地發(fā)揮了兩種工具的優(yōu)勢。DSP Builder依賴于MathWorks公司的數(shù)學分析工具Matlab/Simulink，以Simulink的Blockset出現(xiàn)，可以在Simulink中進行圖形化設計和仿真，同時通過SignalCompiler把Matlab/Simulink的設計文件(.mdl)轉(zhuǎn)成相應的硬件描述語言VHDL設計文件(.vhd)，以及用于控制綜合與編譯的TCL腳本。而對后者的處理可以由FPGA/CPLD開發(fā)工具Quartus II來完成。
設計人員能夠同時進行多個HDL模型或者QuartusII軟件設計工程的設計，為每一個模塊生成一個獨立的仿真模型，并且能夠在同一設計環(huán)境中，以標準Simulink/DSP Builder模型來仿真HDL模塊。此外，該工具可充分利用和重復使用現(xiàn)有設計，從而大大提高產(chǎn)品開發(fā)速度。在仿真軟件方面，除了可以利用Simulink的仿真環(huán)境，DSP Builder還提供了與Modelsim的接口，充分利用Modelsim仿真的優(yōu)勢。以前DSP開發(fā)者只能直接使用VHDL或VerilogHDL語言進行FPGA的DSP系統(tǒng)設計，難度比較大?，F(xiàn)在利用基于FPGA的DSP開發(fā)工具DSP Builder以及完整的軟件開發(fā)平臺,可以使設計者遵循一條類似于軟件設計流程的開發(fā)方法進行FPGA的DSP設計，設計效率大為提高?；贒SP Builder的系統(tǒng)級開發(fā)流程如圖1所示。

2 JPEG算法原理

JPEG專家組開發(fā)了兩種基本的壓縮算法，一種是以離散余弦變換DCT(Discrete Cosine Transform)為基礎的有損壓縮算法；另一種是以預測技術(shù)為基礎的無損壓縮算法。使用有損壓縮算法時，在壓縮比為25:1的情況下，壓縮后還原得到的圖像與原始圖像相比較，非圖像專家難于找出它們之間的區(qū)別，因此得到了廣泛的應用。例如，在VCD和DVD-Video電視圖像壓縮技術(shù) 中，就使用JPEG的有損壓縮算法來取消空間方向上的冗余數(shù)據(jù)。
JPEG壓縮是有損壓縮，它利用了人眼視角系統(tǒng)的特性，使用量化和無損壓縮編碼相結(jié)合來去掉視角的冗余信息和數(shù)據(jù)本身的冗余信息。JPEG算法框圖如圖2所示。