ARM于發(fā)表針對整體芯片通訊所推出的獨特調(diào)適性驗證IP—AMBA Adaptive Verification IP，協(xié)助開發(fā)廠商首度克服日趨復(fù)雜的驗證挑戰(zhàn)。Adaptive Verification IP強化現(xiàn)有SoC的驗證方法，為業(yè)界唯一能擷取與套用流量歷史信息，并預(yù)測系統(tǒng)運作的引擎。

Adaptive Verification IP一改以往僅能由人工操作的驗證作業(yè)，結(jié)合能夠依據(jù)經(jīng)驗及知識研判之高品質(zhì)自動化驗證流程，以確保產(chǎn)品在既定的上市時程前完成驗證。Adaptive Verification IP 將既有或特定之隨機作業(yè)方式，與強而有力的新機制相結(jié)合，縮短整體驗證時間，以增加對驗證結(jié)果的掌握度，并繼續(xù)改進SoC的尺寸與復(fù)雜度。

ARM系統(tǒng)設(shè)計部門總經(jīng)理Jonathan Morris表示：“為擴展市場商機，未來精密復(fù)雜的消費性裝置必須能同時執(zhí)行多項應(yīng)用，因此需要一個快速且有效率的芯片通訊機制。為將風(fēng)險降至最低，開發(fā)業(yè)者需要一個包括芯片通訊與驗證IP在內(nèi)的完整工具套件，并加上一個工具架構(gòu)，讓他們能設(shè)定、分析并驗證其復(fù)雜的SoC組件。”

市場分析機構(gòu)Gartner資深研究分析師Christian Heidarson表示：“對于90納米以上的SoC設(shè)計而言，芯片內(nèi)部通訊是一項嚴苛的挑戰(zhàn)。芯片互連與內(nèi)存控制器IP目前已經(jīng)擁有約4,600萬美元的市場規(guī)模，若能進一步整合至系統(tǒng)層級的設(shè)計工具，以讓用戶運用這類自動化工具，來完成芯片內(nèi)各功能區(qū)塊資料流傳遞的優(yōu)化設(shè)計，那么未來五年之內(nèi)將可預(yù)期四倍左右的市場成長。”

越來越多的設(shè)計流程都是從系統(tǒng)層級展開，因此驗證流程也必須從系統(tǒng)層級著手。在高階模型建構(gòu)上，Adaptive Verification IP可作為RealView SoC Designer之?dāng)U充工具，提供一個可以用來創(chuàng)造、探索，以及優(yōu)化各式平臺系統(tǒng)層級的架構(gòu)，并支持現(xiàn)今最復(fù)雜的SoC組件，來使得硬件與軟件團隊展開工作之前可以提早進行開發(fā)作業(yè)。

Adaptive Verification IP以C++語言撰寫，并封裝成與RTL兼容的System Verilog格式。為提供詳細的系統(tǒng)功能與效能驗證機制，Adaptive Verification IP亦提供可授權(quán)的獨立版本，其可應(yīng)用在各大EDA廠商的所有熱門驗證工具環(huán)境中。

全球EDA大廠明導(dǎo)國際（Mentor Graphics）為首位確認Adaptive Verification IP各項功能可在其驗證流程中順利運作的成功案例。明導(dǎo)國際副總裁暨設(shè)計驗證與測試部門總經(jīng)理Robert Hum表示：“我們一直和ARM密切合作，將新開發(fā)的調(diào)適性驗證IP整合至Questa及我們的先進驗證流程（Advanced Verification Methodology, AVM）。我們的第二代Questa驗證平臺，專為現(xiàn)今各種極復(fù)雜SoC組件的驗證需求量身設(shè)計。而AMBA則為此類SoC組件的互連規(guī)格標準。這款整合式解決方案能夠協(xié)助客戶大幅提升驗證的生產(chǎn)力，使系統(tǒng)功能與效能順利完成目標?！?/P>

來源:小草0次