欠壓鎖定電路結(jié)構(gòu)簡單，工作電壓范圍寬，適應(yīng)性強(qiáng)，且無需額外的基準(zhǔn)電壓^[2]，因此有著廣泛的應(yīng)用。電路正常工作時，MN1導(dǎo)通，流過R1的電流I1作為比較器的灌電流，全部流經(jīng)MN1到地。為使電路性能可靠，有較好的響應(yīng)速度，電流I1通常需5μA~10μA。靜態(tài)時該電流為無效用電流，增加了系統(tǒng)的功耗，浪費了電源的能量，對系統(tǒng)的效率、散熱及穩(wěn)定性產(chǎn)生了不好的影響，并且其響應(yīng)速度也不夠快。如果用增大R1的阻值減小電流I1的大小，雖然可以降低功耗，但減慢了電路的響應(yīng)速度，并嚴(yán)重影響了電路的穩(wěn)定性，因此需要對該電路作進(jìn)一步的改進(jìn)。
2 改進(jìn)的電路
改進(jìn)的電路如圖2所示，電路結(jié)構(gòu)由采樣、先導(dǎo)控制、比較器、遲滯反饋回路、加速響應(yīng)電路、緩沖器六部分構(gòu)成。電阻R1、R2、R3、R4構(gòu)成分壓電阻網(wǎng)絡(luò)實現(xiàn)對VCC的采樣；MN1、R5、INV1組成先導(dǎo)控制電路，實現(xiàn)對比較器灌電流的控制；MN2、R6、MP2組成比較器，實現(xiàn)采樣電壓與MN2的VTH比較；MP1構(gòu)成正反饋回路，可實現(xiàn)VCC的遲滯功能；INV2、MP3、R7構(gòu)成正反饋回路，可加速比較器的翻轉(zhuǎn)，從而提高電路的響應(yīng)速度；SCHMITT觸發(fā)器和INV3是緩沖電路，對比較器的輸出波形進(jìn)行緩沖和整形，SCHMITT觸發(fā)器的結(jié)構(gòu)如圖3所示，其工作原理詳見參考文獻(xiàn)[3]；另外，電容C1起濾波和儲能作用。

本電路通過低功耗的先導(dǎo)控制電路控制電流較大的比較器的灌電流，使比較器只有在狀態(tài)發(fā)生翻轉(zhuǎn)時有微弱的電流流過MN2。在其余時間，無論比較器是輸出高電平還是低電平，都沒有電流流過MN2，也就是說使電路無論是在正常工作狀態(tài)還是在欠壓鎖定狀態(tài)，比較器都不消耗功率，這樣就可以把電路的靜態(tài)功耗降到最低。為了加快比較器的翻轉(zhuǎn)速度，可通過先導(dǎo)控制電路和加速響應(yīng)電路來實現(xiàn)。在VCC電壓升高過程中，當(dāng)電壓較低時，由于MN1、MN2截止，D電位處于高電位，可通過先導(dǎo)控制電路使MP2導(dǎo)通，同時MP3也導(dǎo)通，給電容C1充電，使G點的電壓等于VCC，使輸出端為高電平，電路處于欠壓鎖定狀態(tài)；隨著VCC電壓升高，由于B點的電壓高于C點的電壓，使MN1比MN2先導(dǎo)通，先導(dǎo)控制電路使MP2截止，使比較器的灌電流消失，此時由于電容C1沒有放電回路，使G點保持高電平，電路仍處于欠壓鎖定狀態(tài)；當(dāng)VCC進(jìn)一步上升使C點的電壓高于MN2的閾值時，MN2導(dǎo)通，由于沒有灌電流的作用，MN2迅速給C1放電，使G點電壓迅速下降到0V，電路解除欠壓鎖定，進(jìn)入正常工作狀態(tài)，此時MP1導(dǎo)通，R1被短接。此后VCC繼續(xù)升高，先導(dǎo)控制電路使MP2保持截止?fàn)顟B(tài)，使電路保持在正常工作狀態(tài)。由于比較器中沒有灌電流，比較器的靜態(tài)功耗為零。因此VCC電壓在上升過程中，其閾值為：

在V_CC電壓下降使電路由正常工作狀態(tài)轉(zhuǎn)為欠壓鎖定狀態(tài)的過程中，由于MN2截止之后的很短時間內(nèi)，MN1仍然導(dǎo)通，使MP2仍處于截止?fàn)顟B(tài)，電容C1無放電回路， G點仍處于低電平，電路仍處于正常工作狀態(tài)，此時，比較器的靜態(tài)功耗也為零；此后MN1截止，使MP1導(dǎo)通，MN2仍處于截止，由于灌電流的作用，使G點電壓高，通過INV2、MP3、R7的正反饋作用，使MP3導(dǎo)通，由于R7阻值較小，使流過MP3、R7的電流較大，G點電壓迅速提升到VCC，電路進(jìn)入欠壓鎖定狀態(tài)；此后，MN2截止，使電路保持欠壓鎖定狀態(tài)，由于比較器中沒有電流流過MN2，因此比較器基本上無靜態(tài)功耗。因此VCC電壓在下降過程中，其閾值為：

如圖2所示，改變電阻R3的大小，可以調(diào)整MN1和MN2導(dǎo)通和截止的時間次序。為了降低R5、MN1的功耗，應(yīng)增大R5的阻值，減小MN1的W/L，使流過MN1和R5的電流很小。為了減小MN1和MN2制造工藝的不匹配問題，要求MN2由若干個與MN1相同的NMOS管并聯(lián)構(gòu)成。
3 HSPICE仿真結(jié)果與分析
根據(jù)上面的計算結(jié)果，采用0.6μm工藝模型，利用Hspice 對電路進(jìn)行模擬仿真。在模擬仿真過程中，各器件的參數(shù)有調(diào)整。在仿真時，分別增大和減小電源電壓進(jìn)行DC掃描，輸出端的波形如圖4所示，電路的總功耗如圖5所示。