0 引 言

基準電壓|0">基準電壓是集成電路設計中的一個重要部分，特別是在高精度電壓比較器、數(shù)據(jù)采集系統(tǒng)以及A／D和 D／A轉換器等中，基準電壓隨溫度和電源電壓波動而產(chǎn)生的變化將直接影響到整個系統(tǒng)的性能。因此，在高精度的應用場合，擁有一個具有低溫度系數(shù)、高電源電壓抑制的基準電壓是整個系統(tǒng)設計的前提。

傳統(tǒng)帶隙基準由于僅對晶體管基一射極電壓進行一階的溫度補償，忽略了曲率系數(shù)的影響，產(chǎn)生的基準電壓和溫度仍然有較大的相干性，所以輸出電壓溫度特性一般在20 ppm／℃以上，無法滿足高精度的需要。

基于以上的要求，在此設計一種適合高精度應用場合的基準電壓源。在傳統(tǒng)帶隙基準的基礎上利用工作在亞閾值區(qū)MOS管電流的指數(shù)特性，提出一種新型二階曲率補償方法。同時，為了盡可能減少電源電壓波動對基準電壓的影響，在設計中除了對帶隙電路的鏡相電流源采用cascode結構外還增加了高增益反饋回路。在此，對電路原理進行了詳細的闡述，并針對版圖設計中應該的注意問題進行了說明，最后給出了后仿真結果。

l 電路設計

1．1 傳統(tǒng)帶隙基準分析

通常帶隙基準電壓是通過PTAT電壓和CTAT電壓相加來獲得的。由于雙極型晶體管的基一射極電壓Vbe呈負溫度系數(shù)，而偏置在相同電流下不同面積的雙極型晶體管的基一射極電壓之差呈正溫度系數(shù)，在兩者溫度系數(shù)相同的情況下將二者相加就得到一個與溫度無關的基準電壓。

傳統(tǒng)帶隙電路結構如圖1所示，其中Q2的發(fā)射極面積為Q1和Q3的m倍，流過Q1～Q3的電流相等，運算放大器工作在反饋狀態(tài)，以A，B兩點為輸入，驅動Q1和Q2的電流源，使A，B兩點穩(wěn)定在近似相等的電壓上。

假設流過Q1的電流為J，有：

由于式(5)中的第一項具有負溫度系數(shù)，第二項具有正溫度系數(shù)，通過調整m值使兩項具有大小相同而方向相反的溫度系數(shù)，從而得到一個與溫度無關的電壓。理想情況下，輸出電壓與電源無關。

然而，標準工藝下晶體管基一射極電壓Vbe隨溫度的變化并非是純線性的，而且由于器件的非理想性，輸出電壓也會受到電源電壓波動的影響。其中，曲線隨溫度的變化主要取決于Vbe自身特性、集電極電流和電路中運放的失調電壓，Vbe自身特性對曲率的影響最為嚴重，所以要獲得高性能的帶隙基準電壓，就必須對曲線的曲率進行校正。在本設計中，針對Vbe的高階溫度特性進行了補償，并通過引用共源共柵和反饋電路來優(yōu)化帶隙電路的電源電壓抑制特性。

1．2 高性能帶隙基準電路

該設計的完整電路如圖2所示，M6～M16電容C和電阻R4構成運算放大器；M1～M5為放大器提供所需要的偏置電流；基本帶隙部分由M13～M18， Q1～Q3以及R1和R2組成；M19，M20，R3構成二次曲率補償電路，M21～M28構成反饋放大反饋電路抑制電源波動，M29～M31完成電路的啟動功能；最后由pwr實現(xiàn)電路的開關狀態(tài)。

由文獻[2]可知，二次曲率的校正可以通過不同溫度系數(shù)的電阻來實現(xiàn)，即：

由于R1和R3具有不同的溫度系數(shù)，對二者比值用泰勒公式展開，有：

式中：K1為R1的溫度系數(shù)，為正值；K3為R3的溫度系數(shù)，為負值。二者的溫度系數(shù)正負差異越大，曲率補償?shù)男Ч驮胶谩?

當MOS管的柵一源電壓接近于開啟電壓時，該MOS管就工作在亞閾值區(qū)。此時，流過管子的電流與柵一源電壓呈指數(shù)關系，其電流公式如下：

式中：n為亞閾值斜率因子(1<n<3)；ID0是一個與工藝有關的參數(shù)。由圖2可知，由于流過M19的電流與M15，M17的電流相等，則有：

由式(4)、式(6)～式(8)整理得：

由于m1/n>1，所以R3和R2的溫度系數(shù)差異得到了指數(shù)關系的放大，從而對Vbe3的二階溫度系數(shù)有了更好的補償效果，而且該特性只需要1個N型MOS管實現(xiàn)，相對于文獻[3]來說，節(jié)省了電阻的占用面積，很適合在工程上使用。

1．3 提高電源抑制電路與啟動電路分析

原則上來說，傳統(tǒng)的帶隙電路本身具有較好的電源抑制特性，其輸出電壓幾乎與電源電壓無關，但是目前工程上使用的MOS管大部分為亞微米器件，因而不可避免地產(chǎn)生二級效應(主要是溝道長度調制效應和體效應)，對流過MOS管的電流I產(chǎn)生影響。所以要得到一個精準的基準電壓，必須引入額外電路，提高電路的電源電壓抑制能力。

在該設計中，除了采用cascode結構外，額外增加了M21～M28來實現(xiàn)對電源波動的抑制，如圖2所示。帶隙的核心電路電壓由V1提供，當電源電壓 VDD升高時，V1電平也將升高，同時由M21～M24感應運放兩個輸入節(jié)點電位差并將其進一步放大，提升了M25的柵極電位，同時通過M26鏡相電流的增大，使流過M25的電流增大，降低了M25的等效輸出電阻，最終使V1電平降低。顯然放大器的增益越高，對電源波動的抑制越好。


由于電路存在兩個偏置點，為了保證電路的正常工作，加入了M29～M31的啟動電路。當電源電壓接通時，可能出現(xiàn)各支路電流為零的情況，電路處于非正常工作狀態(tài)，此時輸出電壓也為0。由于M30和M31組成的反相器使M29的柵極電位變?yōu)楦?，故M29將導通并向電路注入電流，使電路啟動恢復正常工作狀態(tài)，此時電路輸出電壓為高，M29柵極電位變?yōu)?，M29關斷，所以對電路正常工作不會產(chǎn)生影響。電路中pwr主要控制電路的開關狀態(tài)，當pwr接高／低電平時，電路處于關／開狀態(tài)。

2 版圖設計

最終版圖設計如圖3所示，在該設計中版圖設計需要注意的主要問題是保證器件之間的匹配和對稱，匹配的器件布局要緊湊，并盡可能保證周圍環(huán)境的一致性，例如，運放的輸入差分對M8和M9、同材料電阻R1和R2等。因為運放的失調對電路的性能影響較大。而電阻的失配也會對輸出電壓的溫度特性產(chǎn)生影響。另外，構成電流鏡的MOS管之間保持對稱性在該設計中也是至關重要的。為了抑制溝道長度調制效應，在該設計中， MOS管的溝道長度取工藝允許的最小長度的兩倍。最后，在面積和性能之間取一個折衷關系，將Q1與Q2的面積之比定為8：1。

3 后仿真模擬結果

該電路設計主要采用TSMC CMOS 0．18／μm工藝，使用Cadence Spectre進行仿真，并用calibre完成版圖的參數(shù)提取。

后仿真輸出電壓隨溫度的變化如圖4所示。從圖中可以看到，在溫度-40～+120℃范圍內，電壓僅變化O．39 mV，溫度系數(shù)約為3．3 ppm／℃?；鶞孰妷弘S電源電壓的變化如圖5所示。電源電壓從2．7～3．3 V變化范圍內，輸出的基準電壓變化在18μV左右。

4 結 語

采用0．18μm標準CMOS工藝設計了一個應用于高精度要求場合的基準電壓源，采用一種新的二階補償方法對傳統(tǒng)帶隙進行了改進，并加入反饋電路來提高電路的電源電壓抑制特性。結果表明，輸出電壓的溫度系數(shù)僅為3．3 ppm／℃，在電源電壓2．7～3．3 V波動范圍內，輸出電壓波動為18μV，而且電路的二階補償部分僅用了3個器件，節(jié)省了設計面積，很適合實際工程的使用，具有很大的實用價值。