早期的集成電路選用金作為互連材料，在 20 世紀(jì) 50 - 60 年代初，金憑借其僅次于銀的卓越導(dǎo)電性、出色的化學(xué)穩(wěn)定性以及與半導(dǎo)體材料良好的兼容性，成為當(dāng)時行業(yè)的首選。但金成本高昂，不利于大規(guī)模應(yīng)用。隨后，從 20 世紀(jì) 60 年代至 90 年代中期，鋁成為半導(dǎo)體制造中最主要的互連導(dǎo)線材料。鋁的電阻率較低，僅略高于銀、銅等少數(shù)金屬，能與 N 和 P 型的鍺和硅同時形成良好的歐姆接觸，對二氧化硅的粘附性良好，且便于蒸發(fā)淀積形成薄膜和光刻腐蝕加工形成布線 。

然而，隨著半導(dǎo)體技術(shù)的迅猛發(fā)展，芯片集成度不斷提高，線寬尺寸持續(xù)縮小，鋁作為互連金屬的缺點(diǎn)逐漸凸顯。其中最突出的問題便是電遷移現(xiàn)象。電遷移是指在高電流密度下，金屬原子在電子流的作用下發(fā)生移動的現(xiàn)象。鋁原子的外層電子較少且結(jié)合力較弱，在電流產(chǎn)生的電子流沖擊下，鋁原子容易脫離晶格位置。鋁原子有 3 個電子層，內(nèi)層電子對外層電子的屏蔽作用使得原子核對最外層電子的吸引作用減弱，導(dǎo)致外層電子更容易受到外界因素影響。根據(jù)庫侖定律，電荷之間的作用力與距離的平方成反比，鋁原子較大的原子半徑使得原子核對最外層電子的吸引力顯著減小，這進(jìn)一步削弱了鋁原子外層電子的結(jié)合力 。

此外，鋁的面心立方晶體結(jié)構(gòu)存在較多的原子擴(kuò)散通道，為鋁原子的遷移提供了便利路徑。在集成電路工作時，產(chǎn)生的熱量會加劇鋁原子的熱運(yùn)動，使其更容易掙脫晶格束縛。同時，高溫還會改變鋁表面氧化膜結(jié)構(gòu)，降低對電遷移的抑制作用。芯片集成度提高使鋁導(dǎo)線尺寸縮小，相同電流下電流密度增大，高電流密度區(qū)域產(chǎn)生更強(qiáng)的電子風(fēng)力，進(jìn)一步加劇了電遷移現(xiàn)象。當(dāng)通過鋁布線的電流密度超過 10 安 / 厘米時，電流就會引起明顯的鋁原子質(zhì)量遷移，這對線寬的縮小形成了極大限制，嚴(yán)重影響芯片的可靠性和使用壽命 。

與鋁相比，銅具有顯著的優(yōu)勢，這也是其逐漸取代鋁成為互連金屬的重要原因。首先，銅具有更高的電導(dǎo)率。銅是集成電路中使用的最佳導(dǎo)電材料之一，僅次于銀和金，其電阻率低于鋁。低電阻率使得銅在傳遞電流時能夠更有效地降低電阻 - 電容延遲(RC 延遲)，信號能夠更快地傳輸，這對于提高芯片的運(yùn)行速度至關(guān)重要。在超大規(guī)模集成電路(VLSI)和超高質(zhì)量(UHQ)應(yīng)用中，信號傳輸速度的提升直接影響芯片的性能表現(xiàn)，而銅互連能夠滿足這種對高速信號傳輸?shù)男枨? 。

其次，銅具有優(yōu)異的抗電遷移能力。銅原子之間的金屬鍵結(jié)合力較強(qiáng)，相比鋁原子，更不容易在電子流的沖擊下脫離晶格位置。在電流通過銅導(dǎo)線時，電子與銅原子碰撞傳遞的動量較難使銅原子發(fā)生移動，從而有效抑制電遷移現(xiàn)象。銅原子在晶格中擴(kuò)散所需的激活能較高，在集成電路正常工作的溫度和電流條件下，銅原子獲得足夠能量發(fā)生擴(kuò)散遷移的概率較低，保證了銅互連結(jié)構(gòu)的穩(wěn)定性。研究表明，在相同電流密度(>1×10? A/cm2)下，銅的電遷移壽命是鋁的 10 倍以上，這大大提升了芯片的可靠性 。

再者，在成本與工藝兼容性方面，盡管銅的初始工藝成本較高，因?yàn)槠浼尚柰黄苽鹘y(tǒng)鋁工藝的限制，需要額外的阻擋層和電鍍設(shè)備等。但銅的高電導(dǎo)率允許使用更窄的金屬線寬，隨著線寬縮小，光刻層數(shù)和掩膜成本相應(yīng)減少。此外，銅與 Low - K 材料的兼容性較好，其熱膨脹系數(shù)與 Low - K 材料匹配，降低了封裝失效風(fēng)險 。

從工藝角度來看，銅互連的制造工藝也在不斷發(fā)展和完善。其核心流程包括阻擋層沉積、種子層沉積、電鍍填充、化學(xué)機(jī)械拋光(CMP)四大步驟。在阻擋層沉積階段，采用物理氣相沉積(PVD)制備 3 - 5 nm 厚的鉭(Ta)或氮化鉭(TaN)，以防止銅原子擴(kuò)散至相鄰的 Low - K 介質(zhì)層(如 SiO?或 SiCOH)。隨后通過 PVD 沉積 10 - 20 nm 厚的銅層作為種子層，作為后續(xù)電鍍的導(dǎo)電基底，確保電鍍銅均勻填充高深寬比(>5:1)通孔。在電鍍填充環(huán)節(jié)，在硫酸銅(CuSO?)電解液中施加電流，通過添加劑(如聚乙二醇 PEG、加速劑 SPS)控制填充動力學(xué)，實(shí)現(xiàn) “自底向上” 的無空隙填充。最后通過化學(xué)機(jī)械拋光，先使用含氧化鋁(Al?O?)磨料的堿性漿液快速去除表面多余銅，再采用二氧化硅(SiO?)磨料的酸性漿液精拋?zhàn)钃鯇?，?shí)現(xiàn)表面全局平坦化 。

當(dāng)然，銅互連技術(shù)也并非完美無缺。在高溫(>400℃)下，即使有 TaN 阻擋層，銅仍可能通過晶界擴(kuò)散至相鄰介質(zhì)層，導(dǎo)致漏電或短路。為此，業(yè)界正在開發(fā)釕(Ru)、鈷(Co)等新型阻擋層材料，或采用選擇性沉積 ALD 鈷封裝銅表面等方法來解決這一問題。當(dāng)線寬 <20 nm 時，銅的電阻率會因表面散射效應(yīng)而急劇上升，出現(xiàn)小線寬下的性能劣化現(xiàn)象。在深寬比> 10:1 的通孔中，電鍍銅易產(chǎn)生底部空隙(Void)，需結(jié)合 ALD 預(yù)填充或脈沖電鍍等技術(shù)進(jìn)行優(yōu)化，但這也顯著增加了工藝復(fù)雜度 。

隨著半導(dǎo)體技術(shù)持續(xù)向更高集成度、更小尺寸方向發(fā)展，對互連金屬的要求也將不斷提高。盡管目前銅在高性能集成電路互連領(lǐng)域占據(jù)主導(dǎo)地位，但科研人員也在不斷探索其他具有潛力的材料，如銀的導(dǎo)電性更優(yōu)，碳納米管與石墨烯展現(xiàn)出優(yōu)異的電學(xué)性能等，未來有望突破現(xiàn)有技術(shù)瓶頸，推動半導(dǎo)體互連技術(shù)邁向新高度 。

半導(dǎo)體芯片中用 Cu 作為互聯(lián)金屬，而 Al 被替代，是多種因素綜合作用的結(jié)果。銅憑借其在導(dǎo)電性、抗電遷移能力、成本與工藝兼容性等方面的優(yōu)勢，更能適應(yīng)芯片技術(shù)發(fā)展的需求。盡管銅互連技術(shù)還存在一些問題需要解決，但在當(dāng)前階段，它無疑為提升芯片性能發(fā)揮了關(guān)鍵作用，并且在未來一段時間內(nèi)仍將是半導(dǎo)體互連領(lǐng)域的主流選擇。