按照摩爾定律，每18個月芯片的晶圓管密度就會提升1倍，從而性能翻倍。過去的這幾十年間，芯片制程其實差不多是按照摩爾定律走的，直到進入7nm后，基本上就無法按照這個定律走了，比如5nm、3nm的演進就慢了很多，所以很多人稱現(xiàn)在摩爾定律已死。不過近日，IMEC(比利時微電子中心)還是展示了一張最新的芯片制造發(fā)展路線圖，一路看到了2036年的0.2nm工藝，表示接下來芯片制造還是會按照摩爾定律走下去。

如下圖所示的這個演進路徑，2022年實現(xiàn)N3也就是3nm，2024年到2nm，2026年到A14也就是1.4nm，2028年到1nm，并且還會演進，到2036年是直接達到0.2nm。同時在晶圓管技術上，也有技術演進，目前是FinFET，而到2nm時會換成GAAFET，再到0.5nm時，會換成CFET技術。

不過，大家看看我在上圖標的綠色框，這里指的是MP金屬柵極距，這是真正代表晶體管密度，也就是工藝指標的參數(shù)。它在1nm之前還是在不斷變小的，直到1nm工藝時，為16nm，但接下來不管工藝怎么先進，其參數(shù)一直處于16-12nm間了。意思就是晶體管密度其實不再怎么變化了，不管你是1nm，還是0.5nm，或者0.2nm，這個MP金屬柵極距基本不變了。

事實上，之前已經(jīng)有科學家表示，當芯片工藝在1nm之后，量子隧穿效應有可能會讓半導體失效，估計這也是為什么1nm后，這個MP金屬柵極距不變了，因為不可能再變小了。這也代表著接下來工藝究竟是多少nm，它與晶體管密度沒有太多關系了，更多的還是數(shù)字游戲了，晶圓廠商們愿意說多少nm，就是多少nm，與MP金屬柵極距不再有對應關系。

臺積電在芯片制程上不斷向前發(fā)展，7nm、5nm工藝對臺積電而言，已經(jīng)成為小兒科，4nm芯片的產(chǎn)能也在不斷提升中。根據(jù)臺積電方面發(fā)布的消息可知，3nm芯片將會如期量產(chǎn)，預計上市時間為今年第四季度。

2nm芯片上，臺積電也是順風順水，將會在3月份正式對外公布全新的Nanosheet / Nanowire 的晶體管架構，并采用新的材料。

即便是在1nm芯片上，臺積電也在快速前進，有消息稱，臺積電在1nm芯片上已經(jīng)取得了突破。

為此，臺積電已經(jīng)明確表示，其在中科園區(qū)內(nèi)建設2nm芯片工廠，占地超100公頃，總投資約在2300億元，另外，1nm芯片工廠也將落戶在中科園區(qū)內(nèi)。

臺積電1nm芯片，這次輪到看我們了

都知道，臺積電已經(jīng)明確表示，其在2nm芯片將會采用全新的Nanosheet / Nanowire 的晶體管架構并采用新的材料。

而1nm芯片是比2nm芯片更先進的工藝，在2nm芯片上可以采用二維材料，但在1nm芯片就不太可行了。

因為臺積電與麻省理工學院一直都在研發(fā)1nm芯片，并且已經(jīng)取得了突破，但在芯片材料上，將會用到鉍電極的物質。

根據(jù)麻省理工發(fā)布的消息可知，二維材料做芯片可以提升性能，但二維材料存在的高電阻、低電流問題，成為學界的一大難點。

為了解決這個問題，其通過對鉍電極的物質的研究，發(fā)現(xiàn)其可以與二維材料進行互補，從而才實現(xiàn)了在1nm芯片上突破。

但鉍是很稀有的材料，全球范圍內(nèi)僅有32萬噸的儲備，而其中75%的儲備都在中國內(nèi)地。

也就是說，臺積電等想要生產(chǎn)制造1nm芯片，就需要用到大量的鉍，這意味臺積電1nm芯片這次要看我們了。

言外之意，如果我們不提供鉍這種稀少的原材料，臺積電等1nm芯片可能就無法生產(chǎn)制造，或者是無法大量生產(chǎn)，除非其換另外一條研發(fā)路線，但這種可能性非常小。

芯片的發(fā)展一直都很快，不知不覺就來到了4nm的工藝節(jié)點，明年的旗艦手機基本都會用上4nm工藝的芯片了，不過隨著技術的發(fā)展，很多人都意識到了摩爾定律正在悄悄逼近天花板，也就是芯片發(fā)展靠吃制程紅利的方式終有一天會停滯。

芯片發(fā)展過程中，早就有專業(yè)人士預言芯片工藝會停在5nm工藝附近，因為到達這個工藝的時候就會發(fā)生量子隧穿，簡單來說就是電子無法保證能穩(wěn)定在電路里運行，很有可能跑出去，而這個是物理規(guī)則，隨著工藝越小，量子效應就越明顯，而當時普遍認為是5nm是終點。

不過很明顯，現(xiàn)在5nm已經(jīng)成功商用量產(chǎn)了，4nm都實現(xiàn)了，不過懂行的都知道，現(xiàn)在的各家的工藝其實都是有水分的，所謂多少納米其實只是一個商標而已，名字聽起來很先進，包括一直老實的英特爾都已經(jīng)改名字了，但技術的限制阻止不了人類追尋的腳步。

摩爾定律的上限將被再次拉升，1nm或成為現(xiàn)實，并在不遠的將來被成功商用，在IEDM 2021電子大會上，三星和IBM共同發(fā)布了垂直傳輸場效應晶體管(VTFET)，那么這個技術有什么用呢?

首先就是可以提高晶體管密度，這可以說是芯片技術得以發(fā)展的根本，此外就是該技術可以打破1nm工藝的瓶頸，也就是說這個工藝除了可以做到1nm，甚至還能突破1nm的極限，進入更微小的埃米時代，比如0.9nm，看到這里很多人估計都要直呼不可能了。

畢竟硅原子的直徑大約是0.25nm，而1nm已經(jīng)只相當于4個硅原子了，所以不要說量子效應了，晶體管能不能做出來都是一個問題了，這么小的尺寸怎么可能實現(xiàn)?但畢竟IBM和三星兩大科技公司都這樣說了，那么應該是問題不大，只是應用還沒有那么快而已。

另一方面，臺積電可能也要面臨巨大的危機了，在和華為分手之后，臺積電現(xiàn)在的忠實大客戶只有蘋果一家了，其他客戶雖然多，但沒幾個愿意燒錢幫助臺積電在新工藝節(jié)點試產(chǎn)的，而且像英偉達高通這些都會在三星和臺積電之間反復橫跳，也有消息稱，AMD也正在考慮把一部分芯片業(yè)務交由三星代工，以此來降低風險。

畢竟目前為止最先進的兩家芯片代工廠，三星和臺積電，依舊是FinFET工藝，三星可能會率先在2023年用上GAA工藝，根據(jù)一些技術參數(shù)，GAA相比FinFET有很多優(yōu)勢，可以比較出色解決漏電功耗的問題，這使得能效最高可以提升50%以上，但從目前的消息來看臺積電的3nm依舊會繼續(xù)打磨FinFET，這就意味著在下一個3nm節(jié)點，三星或可能會實現(xiàn)逆襲。

而現(xiàn)在三星又聯(lián)合IBM，可以說是強強聯(lián)合，雖然IBM這幾年在公眾視野里的出鏡率比較低，但這仍舊是半導體行業(yè)的大佬級別，這兩家公司合作，臺積電壓力不小，而三星想取代臺積電的老大地位已經(jīng)蓄謀已久，并且重點押注3nm節(jié)點，而在芯片代工領域，臺積電一旦無法保持第一名，那么就意味著要徹底失敗了。

當然很多人有個問題，1nm芯片是不是很省電呢?甚至有消息稱可以讓手機續(xù)航超過兩個周，只能說這種預估太過樂觀了，因為工藝雖然在進步，但是性能也在進步，這就是為什么官方年年說芯片功耗在降，結果發(fā)熱和耗電還是很厲害。