今天，小編將在這篇文章中為大家?guī)?a href="/tags/ADI" target="_blank">ADI AD9081混合信號(hào)前端產(chǎn)品的有關(guān)報(bào)道，通過閱讀這篇文章，大家可以對(duì)它具備清晰的認(rèn)識(shí)，主要內(nèi)容如下。

AD9081 混合信號(hào)前端(MxFE®)是一款高度集成的套件，具有四個(gè) 16 位、12 GSPS 最大采樣率、RF 數(shù)模轉(zhuǎn)換器(DAC)內(nèi)核，以及四個(gè) 12 位、4 GSPS 速率、RF 模數(shù)轉(zhuǎn)換器(ADC)內(nèi)核。AD9081 非常適合需要寬帶 ADC 和 DAC 來處理具有寬瞬時(shí)帶寬信號(hào)的應(yīng)用。該套件具有八個(gè)發(fā)送和八個(gè)接收通道，支持 24.75 Gbps/通道 JESD204C 或 15.5 Gbps/通道 JESD204B 標(biāo)準(zhǔn)。該套件還具有片內(nèi)時(shí)鐘乘法器，以及直接針對(duì) RF 應(yīng)用的寬帶或多頻帶數(shù)字信號(hào)處理(DSP)功能?？梢岳@過 DSP 數(shù)據(jù)路徑，以允許轉(zhuǎn)換器內(nèi)核與 JESD204 數(shù)據(jù)收發(fā)器端口之間直接連接。該套件還具有針對(duì)相位陣列雷達(dá)系統(tǒng)和電子戰(zhàn)應(yīng)用的低延遲回送和跳頻模式。提供兩種型號(hào)的 AD9081。4D4AC 模型支持完整的瞬時(shí)通道帶寬，而 4D4AB 模型通過自動(dòng)配置 DSP，來限制啟動(dòng)時(shí)的瞬時(shí)帶寬，從而支持每通道 600 MHz 的最大瞬時(shí)帶寬。

DAC 內(nèi)核基于電流分段架構(gòu)，可提供差分互補(bǔ)電流輸出，IOUTFS 范圍為 6.43 mA 至 37.75 mA。 ADC 內(nèi)核基于專有交錯(cuò)架構(gòu)，可將殘留交錯(cuò)雜散產(chǎn)物抑制到本底噪聲中。 為實(shí)現(xiàn)寬帶寬運(yùn)行，使用具有過載保護(hù)的高線性度 100 Ω 差分緩沖器將 ADC 內(nèi)核與 RF ADC 驅(qū)動(dòng)器源隔離。 片上時(shí)鐘乘法器可用于合成 RF DAC 和 ADC 時(shí)鐘。 或者，可以應(yīng)用外部時(shí)鐘。

靈活的發(fā)送和接收 DSP 路徑可用于對(duì)所需的中頻 (IF) 和 RF 信號(hào)進(jìn)行上采樣和下采樣，以降低所需的數(shù)據(jù)接口速率并有效地滿足帶寬要求。 信道器數(shù)據(jù)路徑可實(shí)現(xiàn)高效的數(shù)據(jù)傳輸，從而支持最多支持八個(gè)獨(dú)特射頻頻段的多頻段應(yīng)用。發(fā)送和接收 DSP 路徑是對(duì)稱的，由主數(shù)據(jù)路徑中的四個(gè)粗略數(shù)字上變頻 (DUC) 和數(shù)字下變頻 (DDC) 模塊以及通道器數(shù)據(jù)路徑中的八個(gè)精細(xì) DUC 和 DDC 模塊組成。 每個(gè) DUC 和 DDC 模塊包括多個(gè)插值或抽取級(jí)和一個(gè) 48 位 NCO，可配置為整數(shù)或小數(shù)操作模式。粗略 DUC 和 DDC 模塊中的 NCO 支持快速跳頻、相干，并且可以使用 GPIO 進(jìn)行控制。 DUC 模塊、DDC 模塊和數(shù)據(jù)路徑可以完全繞過以啟用奈奎斯特操作。

各種輔助 DSP 功能有助于改進(jìn)系統(tǒng)集成。 數(shù)據(jù)路徑包括可調(diào)整的延遲線，以補(bǔ)償可能出現(xiàn)在器件外部的通道延遲路徑的失配。 發(fā)送數(shù)據(jù)路徑包括數(shù)字增益控制、精細(xì)延遲調(diào)整和功率放大器保護(hù)，以簡化多頻帶發(fā)送器中的 DPD 集成。 接收數(shù)據(jù)路徑包括一個(gè)靈活、可編程的 192 抽頭有限脈沖響應(yīng) (PFIR) 濾波器。 該濾波器可以分配給一個(gè)或多個(gè) ADC，用于接收均衡，并支持四種不同的配置文件?？梢允褂?GPIOx 引腳選擇配置文件。 接收數(shù)據(jù)路徑還包括快速和慢速信號(hào)檢測功能，以支持自動(dòng)增益控制 (AGC)。 數(shù)據(jù)路徑還包括在時(shí)分雙工 (TDD) 應(yīng)用中降低功耗的功能。所有輔助 DSP 功能都可以完全繞過。

AD9081 還支持接收和發(fā)送數(shù)據(jù)路徑之間的低延遲數(shù)字環(huán)回，以繞過 JESD204 鏈路。數(shù)據(jù)路徑的數(shù)據(jù)格式可以是實(shí)數(shù)或復(fù)數(shù) (I/Q)，可選分辨率為 8、12、16 和 24 位，具體取決于 JESD204B 或 JESD204C 模式。

一個(gè) 16 通道 JESD204 收發(fā)器端口可用于支持接收和發(fā)送數(shù)據(jù)路徑上的高數(shù)據(jù)吞吐率。 8 個(gè) SERDES 通道被指定用于發(fā)送數(shù)據(jù)路徑，而其他 8 個(gè)通道被指定用于接收數(shù)據(jù)路徑。 收發(fā)器端口支持高達(dá) 24.75 Gbps 的 JESD204C 或高達(dá) 15.5 Gbps 通道速率的 JESD204B。 JESD204 數(shù)據(jù)鏈路層高度靈活，允許調(diào)整支持目標(biāo)鏈路吞吐量所需的通道數(shù)(或速率)。外部對(duì)齊信號(hào) (SYSREF) 可用于保證確定性延遲、相位對(duì)齊并有助于多芯片同步。

經(jīng)由小編的介紹，不知道你對(duì)它是否充滿了興趣?如果你想對(duì)它有更多的了解，不妨嘗試度娘更多信息或者在我們的網(wǎng)站里進(jìn)行搜索哦。