-
28nm制程助攻 FPGA朝3D IC及SoC設計演進
FPGA正朝3D IC及SoC設計形式演進。得益于28納米先進制程所帶來的低功耗、小尺寸優(yōu)勢，F(xiàn)PGA不僅已能整合處理器核心，朝SoC方案演進，藉此提升整合度及產品性能，更可實現(xiàn)多種異質元件整合的3D IC，將有助開發(fā)人員設計
-
AMBA片上總線在基于IP復用的SoC設計中的應用
引言隨著深亞微米工藝技術日益成熟，集成電路芯片的規(guī)模越來越大。數(shù)字IC從基于時序驅動的設計方法，發(fā)展到基于IP復用的設計方法，并在SOC設計中得到了廣泛應用。在基于IP復用的SoC設計中，片上總線設計是最關鍵的問
-
富士通全盤改革半導體業(yè)務，與松下成立SoC設計公司
富士通代表董事社長山本正已表示，“這些措施是對如何（使半導體設計和制造業(yè)務）留在日本這個問題進行思考之后得出的結論”。富士通社長山本正已被記者們“團團包圍”富士通下決心全盤改革半導體業(yè)務（圖1）。2013年
-
SoC設計之虛擬原型技術詳解
摘要近期SoC的開發(fā)使虛擬原型對于軟件和模型開發(fā)人員都更易于使用。本文闡述了虛擬原型驗證技術將如何幫助數(shù)量不斷增長的開發(fā)團隊將更高質量的軟件解決方案快速推向市場。開發(fā)復雜的嵌入式系統(tǒng)是一門越來越昂貴的生意
-
芯片制作工藝需追趕世界潮流 加倍努力
隨著科技的發(fā)展，在半導體設計制造方面，各相關廠商相繼突破制造工藝，提高市場競爭力。 2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nmIP、性能堪比40nm工藝)，一
-
我國芯片設計、制作工藝需加倍努力尋求突破
隨著科技的發(fā)展，在半導體設計制造方面，各相關廠商相繼突破制造工藝，提高市場競爭力。 2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nmIP、性能堪比40nm工藝)，一
-
基于模式的SoC設計方法研究
引 言SoC(system on chip) 是微電子技術發(fā)展的一個新的里程碑，SoC不再是一種功能單一的單元電路，而是將信號采集、處理和輸出等完整的系統(tǒng)集成在一起，成為一個有專用目的的電子系統(tǒng)單片。其設計思想也有別于IC，在
-
芯片制作工藝需追趕世界潮流 加倍努力
隨著科技的發(fā)展，在半導體設計制造方面，各相關廠商相繼突破制造工藝，提高市場競爭力。2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nmIP、性能堪比40nm工藝)，一度引發(fā)
-
芯片制作工藝需追趕世界潮流 加倍努力
隨著科技的發(fā)展，在半導體設計制造方面，各相關廠商相繼突破制造工藝，提高市場競爭力。2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nmIP、性能堪比40nm工藝)，一度引發(fā)
-
富士通率先在中國引入28nm SoC設計服務和量產經驗
2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nm IP、性能堪比40nm工藝)，一度引發(fā)中國IC設計業(yè)的震動。而在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會暨重慶集成電路
-
富士通半導體率先在中國引入28nm SoC設計服務和量產經驗
2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nm IP、性能堪比40nm工藝)，一度引發(fā)中國IC設計業(yè)的震動。而在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會暨重慶集
-
富士通率先在中國引入28nm SoC設計服務和量產經驗
2012年初，富士通半導體宣布交付其為中小型IC設計公司量身定制的55nm創(chuàng)新工藝制程(可兼容65nm IP、性能堪比40nm工藝)，一度引發(fā)中國IC設計業(yè)的震動。而在日前于重慶舉辦的“中國集成電路設計業(yè)2012年會暨重慶集
-
富士通半導體率先在中國引入28nm SoC設計服務和量產經驗
富士通半導體率先在中國引入28nm SoC設計服務和量產經驗
-
應對SoC設計復雜度 Synopsys推基于FPGA原型驗證系統(tǒng)
近日，新思科技公司(Synopsys, Inc.)宣布推出其SynopsysHAPS®-70系列基于FPGA的原型驗證系統(tǒng)，從而擴展了其HAPS產品線以應對系統(tǒng)級芯片(SoC)設計的不斷增加的規(guī)模及復雜度。HAPS-70系統(tǒng)提供了緊密集成的原型驗證
-
基于IP核技術的SoC設計
1概述 隨著集成電路(Integrated Circuit,IC)設計技術和工藝水平進入超深亞微米,集成電路規(guī)模越來越大,芯片設計規(guī)模和設計復雜度也急劇提高,工藝流程呈現(xiàn)專業(yè)化,EDA設計逐步發(fā)展和完善。九十年代出現(xiàn)了SoC芯片,即可
-
突破十億邏輯門設計藩籬—克服SoC設計的復雜性
全球電子軟硬件設計解決方案提供商Mentor Graphics日前先后在上海和北京成功舉辦了Mentor Forum 2012設計技術論壇。此次論壇主旨為“突破十億邏輯門設計藩籬—克服SoC設計的復雜性(Break the Billion Gate
-
借助Mentor工具 Kalray完成256核處理器28nm SoC設計
近日，Mentor Graphics公司宣布Kalray公司已經完成了其多功能處理器陣列集成電路的設計。該集成電路具有1.6億個門和30億晶體管。該設計是在Mentor Graphics公司的功能驗證、物理設計、物理驗證和可測試性設計流和Que
-
傳授壓箱絕技：從SoC設計人員那都了解不到的功耗管理問題
當今的系統(tǒng)設計人員受益于芯片系統(tǒng)（SoC）設計人員在芯片級功耗管理上的巨大投入。但是對于實際能耗非常小的系統(tǒng)，系統(tǒng)設計團隊必須要知道，實際是怎樣進行SoC功耗管理的。他們必須對整個系統(tǒng)進行功耗規(guī)劃。他們必須
-
如何在SoC設計中使用事務處理(二)
如何在SoC設計中使用事務處理(二)
-
如何在SoC設計中使用事務處理(一)
如何在SoC設計中使用事務處理(一)
