-
芯馳科技擴大Arteris NoC IP技術(shù)授權(quán)
Arteris的片上網(wǎng)絡(luò)(NoC)IP技術(shù)優(yōu)化了芯片內(nèi)通信流，為SoC設(shè)計提供卓越的性能、面積效率與功耗表現(xiàn)。
-
SoC設(shè)計入門 - APB協(xié)議
上一篇主要講述了soc的骨架，crossbar互聯(lián)網(wǎng)路?，F(xiàn)在來講soc的神經(jīng)末梢，它們依附在骨架上，受和調(diào)控制，并將外部信息分享給核心以及其他成員。它是什么呢?
-
SoC設(shè)計入門 - APB master設(shè)計（接口類基礎(chǔ)思維）
大家不要以為APB的master和slave很簡單，不需要了解。這是大錯特錯，為什么呢?
-
SoC設(shè)計入門 - 建立時間與保持時間
SOC設(shè)計人員除了做好自己的設(shè)計工作外，還需要和DC等后端(中端)同事進行工作上的交互。
-
新思科技與Arm持續(xù)深化合作，加速先進節(jié)點定制芯片設(shè)計
全球領(lǐng)先的新思科技IP解決方案和AI驅(qū)動型EDA全面解決方案與“Arm全面設(shè)計”相結(jié)合，大幅加速復(fù)雜SoC設(shè)計的上市時間
-
新思科技攜手臺積公司加速2nm工藝創(chuàng)新，為先進SoC設(shè)計提供經(jīng)認(rèn)證的數(shù)字和模擬設(shè)計流程
多個設(shè)計流程在臺積公司N2工藝上成功完成測試流片;多款I(lǐng)P產(chǎn)品已進入開發(fā)進程，不斷加快產(chǎn)品上市時間
-
新思科技與三星擴大IP合作，加速新興領(lǐng)域先進SoC設(shè)計
面向三星8LPU、SF5 (A)、SF4 (A)和SF3工藝的新思科技接口和基礎(chǔ)IP，加速先進SoC設(shè)計的成功之路
-
全新低延遲4KHEVC/H.265編碼器 可實現(xiàn)廣播級超高清視頻IP直播
SoC 設(shè)計與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.（以下“公司”）宣布推出全新HEVC/H.265編碼器——X500E。X500E內(nèi)置有公司高性能編碼器，可實現(xiàn)廣播級超高清視頻IP直播，
-
NetSpeed 發(fā)布基于人工智能的片內(nèi)互連方案Orion AI 重新定義SoC設(shè)計
2017年底的美國NIPS大會上，特斯拉宣布了正在研制AI芯片的大消息，這是以4級和5級自動駕駛為目標(biāo)的前瞻性設(shè)計。
-
NetSpeed發(fā)布SoCBuilder人工智能驅(qū)動的設(shè)計與集成平臺，加速SoC設(shè)計
NetSpeed Systems今天宣布推出由人工智能技術(shù)驅(qū)動的片上系統(tǒng)(SoC)設(shè)計與集成平臺SoCBuilder。
-
動態(tài)功率估算已達SoC設(shè)計限制
FinFET預(yù)計可減少多達90%的靜態(tài)泄漏電流，并且僅使用等效平面晶體管50%的動態(tài)功率。與平面等效晶體管相比，F(xiàn)inFET晶體管在同等功耗下運行速度更快，或在同等性能下功耗更低。有了FinFET，設(shè)計團隊可以更好地平衡產(chǎn)量、性能和功率，滿足各個應(yīng)用程序的需求。
-
EDA工具如何讓硅片技術(shù)實現(xiàn)盈利
讓半導(dǎo)體行業(yè)能夠解決目前各種技術(shù)問題并實現(xiàn)盈利，電子設(shè)計自動化(EDA)公司不再能試圖成為單供應(yīng)商。畢竟對于一家公司來說，想要做到面面俱到是不可能的。相反，它們應(yīng)聚焦自身優(yōu)勢，并在弱勢領(lǐng)域主動與他人協(xié)作。
-
Cadence中國用戶大會 CDNLive下周開幕，注冊火爆一票難求
大會將從智能機器人、VR等熱門應(yīng)用，覆蓋至中國集成電路產(chǎn)業(yè)發(fā)展、IC設(shè)計、封裝、IP等產(chǎn)業(yè)性和技術(shù)性焦點話題。
-
ARM宣布為商業(yè)化前SoC設(shè)計提供免費M0內(nèi)核
ARM公司今天宣布，將為采用ARM Cortex-M0處理器進行商業(yè)化之前的SoC元件的設(shè)計、原型建模和制造的設(shè)計人員提供免費的Cortex-M0處理器IP，以及低成本的FPGA原型建模。設(shè)計人員可以通過ARM DesignStart門戶網(wǎng)站獲取
-
EDA產(chǎn)業(yè)迎來新變革 大型SoC設(shè)計遇挑戰(zhàn)
隨著新一代4G智能手機與連網(wǎng)裝置邁向多核心設(shè)計，系統(tǒng)單芯片(System-on-Chip;SoC)憑藉著晶圓廠新一代制程的加持，提供更寬廣的設(shè)計空間，讓設(shè)計工程團隊可在芯片中，根據(jù)不
-
后摩爾定律時代，SoC設(shè)計者應(yīng)關(guān)注的新方向
隨著摩爾定律的失效以及20nm、16nm和14nm工藝變得越來越昂貴，系統(tǒng)級芯片(SoC)的成本下降必須在更加成熟的工藝和既定的方法條件下進行設(shè)計創(chuàng)新才能實現(xiàn)。由于縮放到更小尺寸
-
EDA產(chǎn)業(yè)挑戰(zhàn)SoC設(shè)計迎來新變革
SoC已經(jīng)一躍成為芯片設(shè)計業(yè)界的主流趨勢，而產(chǎn)品價值與競爭力則完全取決于復(fù)雜度、設(shè)計的可再用性，以及制程的良率。隨著新一代4G智能手機與連網(wǎng)裝置邁向多核心設(shè)計，系統(tǒng)單
-
后摩爾定律時代 SoC設(shè)計何去何從？
隨著摩爾定律的失效以及20nm、16nm和14nm工藝變得越來越昂貴，系統(tǒng)級芯片(SoC)的成本下降必須在更加成熟的工藝和既定的方法條件下進行設(shè)計創(chuàng)新才能實現(xiàn)。公司期望能夠通過率先推出普通產(chǎn)品、然后依靠使用更小工藝制造
-
基于FPGA的SOC設(shè)計與實現(xiàn)
為減少在印制電路板(PCB)設(shè)計中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件，進而介紹采用該器件搭建基于先進精簡指令集機器(ARM)的片上系統(tǒng)(SOC)電路
-
基于FPGA的SOC設(shè)計與實現(xiàn)
為減少在印制電路板(PCB)設(shè)計中的面積開銷，介紹一種Flash結(jié)構(gòu)的現(xiàn) 場可編程門陣列(FPGA)器件，進而介紹采用該器件搭建基于先進精簡指令集機器(ARM)的片上系統(tǒng)(SOC)電路
flower_huanghua
掛漏哺糟
zanjun
zjswuyunbo
my21cn
南京烙印技術(shù)
wwkkww1983
wcx04009102
zrn0681
liumangyang
igoal
kangwenjun0817
fanzhou2255
527silence
rgjinxuan
K1Nn
18610005120
l4157
xdqfc
myzk001
