介紹一種針對(duì)實(shí)時(shí)性要求較高且處理數(shù)據(jù)量較大的系統(tǒng)的設(shè)計(jì)和研制方案。該方案采用高性能AVRATmegal28為其控制核心,實(shí)現(xiàn)訪問外擴(kuò)的512 KB SRAM中的數(shù)據(jù),且在掉電時(shí)能保護(hù)外擴(kuò)SRAM中的數(shù)據(jù)。
“臺(tái)北市政府研考會(huì)主委”盛治仁三日下午表示,懸掛在“市府”正門口兩旁,從屋頂?shù)降厣系某笮偷奶柲馨l(fā)電板暨LED屏幕,總造價(jià)約八千多萬元,目前已完成簽約,預(yù)定明年六月前完工。 屆時(shí)完工后,“市府”前不必再
在歐司朗與臺(tái)灣LED廠商今臺(tái)電子之間的專利糾紛中,德國(guó)杜塞爾多夫市地方法院幾乎支持前者的全部主張。該法院裁定,今臺(tái)電子侵犯了Osram的基專利和實(shí)用新型權(quán)利。 根據(jù)判決,今臺(tái)電子不得繼續(xù)在德國(guó)銷售某些LED產(chǎn)品,
針對(duì)嵌入式系統(tǒng)的低功耗要求,采用位線分割結(jié)構(gòu)和存儲(chǔ)陣列分塊譯碼結(jié)構(gòu),完成了64 kb低功耗SRAM模塊的設(shè)計(jì)。
賽普拉斯半導(dǎo)體公司(Cypress)于近日推出了一款4-Mbit非易失性靜態(tài)隨機(jī)存儲(chǔ)器(nvSRAM)產(chǎn)品。
本文針對(duì) CPLD的核心可編程結(jié)構(gòu):P-Term和可編程互連線,采用2.5V、0.25μmCMOS工藝設(shè)計(jì)了功能相近的基于SRAM編程技術(shù)的可重構(gòu)電路結(jié)構(gòu)。
本文對(duì)嵌入式VGA顯示的實(shí)現(xiàn)方法進(jìn)行了研究。基于這種設(shè)計(jì)方法的嵌入式VGA顯示系統(tǒng),可以在不使用VGA顯示卡和計(jì)算機(jī)的情況下,實(shí)現(xiàn)VGA圖像的顯示和控制。
嵌入式高分辨率VGA圖像顯示方法研究
基于國(guó)產(chǎn)龍芯GS32I的小系統(tǒng)的硬件設(shè)計(jì)