PCB設(shè)計(jì)紛繁復(fù)雜,各種意料之外的因素頻頻來(lái)影響整體方案的達(dá)成,如何能馴服性格各異的零散部件?怎樣才能畫(huà)出一份整齊、高效、可靠的PCB圖?今天讓我們來(lái)盤(pán)點(diǎn)一下。
21IC訊 楷登電子(美國(guó)Cadence公司)今日宣布發(fā)布Cadence® Sigrity™ 2018版本,該版本包含最新的3D解決方案,幫助PCB設(shè)計(jì)團(tuán)隊(duì)縮短設(shè)計(jì)周期的同時(shí)實(shí)現(xiàn)設(shè)計(jì)成本和性能的最優(yōu)化。
在許多情況中,鍍銅不良,接著在錫焊操作過(guò)程中發(fā)生膨脹,使得金屬化孔壁上產(chǎn)生空穴或爆破孔。如果這是在濕法加工工藝過(guò)程中產(chǎn)生的,吸收的揮發(fā)物被鍍層掩蓋起來(lái),然后在浸焊的加熱作用下被驅(qū)趕出來(lái),這就會(huì)產(chǎn)生噴口或爆破孔。
近幾年,網(wǎng)絡(luò)數(shù)量的增加、更嚴(yán)格的設(shè)計(jì)約束和布線密度,以及向高速度、高密度項(xiàng)目的逐步遷移,加劇了PCB的復(fù)雜性。幸運(yùn)的是,PCB設(shè)計(jì)工具近年來(lái)已得到穩(wěn)步發(fā)展,以應(yīng)對(duì)這種日漸復(fù)雜的設(shè)計(jì)領(lǐng)域所帶來(lái)的挑戰(zhàn)。
本文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由布線引起的電磁干擾(EMI)等幾個(gè)方面,討論模擬和數(shù)字布線的基本相似之處及差別。
工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專(zhuān)家在不斷增加,這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來(lái)了電子產(chǎn)品的重大發(fā)展,但仍然存在,而且還會(huì)一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。
許多單片機(jī)對(duì)電源噪聲很敏感,要給單片機(jī)電源加濾波電路或穩(wěn)壓器,以減小電源噪聲對(duì)單片機(jī)的干擾。比如,可以利用磁珠和電容組成π形濾波電路,當(dāng)然條件要求不高時(shí)也可用100Ω電阻代替磁珠。
在進(jìn)行比較復(fù)雜的板子設(shè)計(jì)的時(shí)候,你必須進(jìn)行一些設(shè)計(jì)權(quán)衡。因?yàn)檫@些權(quán)衡,那么就存在一些因素會(huì)影響到PCB的電源分配網(wǎng)絡(luò)的設(shè)計(jì)。
這些電子產(chǎn)品的共同特征之一是采用無(wú)線技術(shù),而該技術(shù)極度依賴(lài)于RF射頻電路。遺憾的是,即使是最自信的設(shè)計(jì)人員,對(duì)于射頻電路也往往望而卻步,因?yàn)樗鼤?huì)帶來(lái)巨大的設(shè)計(jì)挑戰(zhàn),并且需要專(zhuān)業(yè)的設(shè)計(jì)和分析工具。
PCB設(shè)計(jì),在不少人眼中是體力活,然而一直以來(lái),一個(gè)方案的前期,我都是親自布局布線,只有到了定型之后的一些修改才交給同事負(fù)責(zé),但也會(huì)一一跟他們講解為什么要這樣布線。
電子設(shè)備的靈敏度越來(lái)越高,這要求設(shè)備的抗干擾能力也越來(lái)越強(qiáng),因此PCB設(shè)計(jì)也變得更加困難,如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問(wèn)題之一。本文將介紹PCB設(shè)計(jì)中降低噪聲與電磁干擾的一些小竅門(mén)。
作為一個(gè)電子工程師設(shè)計(jì)電路是一項(xiàng)必備的硬功夫,但是原理設(shè)計(jì)再完美,如果電路板設(shè)計(jì)不合理性能將大打折扣,嚴(yán)重時(shí)甚至不能正常工作。根據(jù)我的經(jīng)驗(yàn),我總結(jié)出以下一些PCB設(shè)計(jì)中應(yīng)該注意的地方,希望能對(duì)您有所啟示。
組件布置合理是設(shè)計(jì)出優(yōu)質(zhì)的PCB圖的基本前提。關(guān)于組件布置的要求主要有安裝、受力、受熱、信號(hào)、美觀六方面的要求。
很多人都覺(jué)得PCB Layout的工作是很枯燥無(wú)聊的,每天對(duì)著板子成千上萬(wàn)條走線,各種各樣的封裝,重復(fù)著拉線的工作。但是設(shè)計(jì)人員要在各種設(shè)計(jì)規(guī)則之間做取舍,兼顧性能,成本,工藝等各個(gè)方面,又要注意到板子布局的合理整齊,并沒(méi)有看上去的那么簡(jiǎn)單,需要更多的智慧。
覆銅作為PCB設(shè)計(jì)的一個(gè)重要環(huán)節(jié),不管是國(guó)產(chǎn)的青越鋒PCB設(shè)計(jì)軟件,還是國(guó)外的一些PowerPCB,Protel都提供了智能覆銅功能,那么怎樣才能敷好銅,我將自己一些想法與大家一起分享,希望能給同行帶來(lái)益處。
據(jù)不完全統(tǒng)計(jì),我國(guó)每年因漏電而引起的觸電事故、火災(zāi)造成數(shù)千人死亡和數(shù)十億的經(jīng)濟(jì)損失,因此對(duì)可以防止漏電火災(zāi)及人身觸電保護(hù)的漏電保護(hù)器的性能提出了更高的要求。本文
盡管工程設(shè)計(jì)人員知道,一個(gè)完美的設(shè)計(jì)方案是避免問(wèn)題出現(xiàn)的最佳方式,不過(guò)這仍是一種既浪費(fèi)時(shí)間又浪費(fèi)金錢(qián),同時(shí)治標(biāo)不治本的方法。比如,如果在電磁兼容性(EMC)測(cè)試階段發(fā)現(xiàn)問(wèn)題,將會(huì)造成大量的成本投入,甚至需要對(duì)最初的設(shè)計(jì)方案進(jìn)行調(diào)整和重新制作,這將耗費(fèi)數(shù)月的時(shí)間。
ADI(亞德諾半導(dǎo)體)高級(jí)系統(tǒng)應(yīng)用工程師Rob Reeder:“當(dāng)然,這是必須考慮的”。
在硬件系統(tǒng)設(shè)計(jì)中,通常我們關(guān)注的串?dāng)_主要發(fā)生在連接器、芯片封裝和間距比較近的平行走線之間。但在某些設(shè)計(jì)中,高速差分過(guò)孔之間也會(huì)產(chǎn)生較大的串?dāng)_,本文對(duì)高速差分過(guò)孔之間的產(chǎn)生串?dāng)_的情況提供了實(shí)例仿真分析和解決方法。
在當(dāng)今無(wú)線通信設(shè)備中,射頻部分往往采用小型化的室外單元結(jié)構(gòu),而室外單元的射頻部分、中頻部分,以及對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往部署在同一PCB上。請(qǐng)問(wèn),對(duì)這樣的PCB布線在材質(zhì)上有何要求?如何防止射頻、中頻以及低頻電路互相之間的干擾?