21ic訊 在LTE(長期演進(jìn)技術(shù))手機(jī)基帶市場取得了巨大成功后,Tensilica今日宣布,推出最新的ConnX BBE32UE DSP(數(shù)字信號處理器)IP核,用于基帶SoC(片上系統(tǒng))的設(shè)計。該款產(chǎn)品將技術(shù)過渡到LTE-Advanced,并已獲得了
摘要:用硬件描述語言verilog HDL設(shè)計實現(xiàn)了一種MCU&USB設(shè)備控制器IP核。論文首先簡要介紹了設(shè)計的背景,重點對自主研發(fā)的將MCU&USB控制器集成于一個芯片的設(shè)計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
MCU&USB設(shè)備控制器IP核的設(shè)計
21ic訊 Cosmic Circuits,模擬和混合信號ASICs提供商,日前宣布到2011年11月為止已銷售1200萬顆的ICs,并且預(yù)計到2012年3月ASICs 的總數(shù)將超過1600萬顆。Cosmic Circuits是印度首批銷售大量ICs的公司之一。S2C公司是
1 引言 隨著芯片集成程度的飛速提高,一個電子系統(tǒng)或分系統(tǒng)可以完全集成在一個芯片上,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。同時IC設(shè)計能力和EDA工具卻相對落后于半導(dǎo)體工藝技術(shù)的發(fā)
AVR AT90S1200 IP核設(shè)計及復(fù)用技術(shù)
21ic訊 Tensilica日前宣布,推出用于(SoC)片上系統(tǒng)設(shè)計的HiFi 3音頻DSP(數(shù)字信號處理器)IP核。Tensilica的第四代音頻DSP提供高性能和低功耗的音頻后處理和語音處理算法功能,該功能應(yīng)用于智能手機(jī)和家庭娛樂系統(tǒng)
21ic訊 Tensilica日前宣布,推出用于(SoC)片上系統(tǒng)設(shè)計的HiFi 3音頻DSP(數(shù)字信號處理器)IP核。Tensilica的第四代音頻DSP提供高性能和低功耗的音頻后處理和語音處理算法功能,該功能應(yīng)用于智能手機(jī)和家庭娛樂系統(tǒng)
基于IP核及可重構(gòu)設(shè)計的信息安全SoC芯片的實現(xiàn)
USB2.0主機(jī)控制器IP核的設(shè)計
中國集成電路IP核的產(chǎn)業(yè)和市場,在經(jīng)歷了2005-2010年白熱化的浮夸虛華后,終于在2011年聽到了冷卻和落地的聲音?,F(xiàn)在來談中國集成電路IP核的興衰成敗未免不切實際,不過我們可以通過近些年來,政府資助和市場導(dǎo)
1、 引 言智能傳感器技術(shù)是一門正在蓬勃發(fā)展的現(xiàn)代傳感器技術(shù),是涉及微機(jī)械和微電子技術(shù)、計算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號處理技術(shù)、電路與系統(tǒng)、傳感技術(shù)、神經(jīng)網(wǎng)絡(luò)技術(shù)、信息融合技術(shù)、小波變換理論、遺傳理論、
1、 引 言智能傳感器技術(shù)是一門正在蓬勃發(fā)展的現(xiàn)代傳感器技術(shù),是涉及微機(jī)械和微電子技術(shù)、計算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號處理技術(shù)、電路與系統(tǒng)、傳感技術(shù)、神經(jīng)網(wǎng)絡(luò)技術(shù)、信息融合技術(shù)、小波變換理論、遺傳理論、
1、 引 言智能傳感器技術(shù)是一門正在蓬勃發(fā)展的現(xiàn)代傳感器技術(shù),是涉及微機(jī)械和微電子技術(shù)、計算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號處理技術(shù)、電路與系統(tǒng)、傳感技術(shù)、神經(jīng)網(wǎng)絡(luò)技術(shù)、信息融合技術(shù)、小波變換理論、遺傳理論、
中國集成電路IP核的產(chǎn)業(yè)和市場,在經(jīng)歷了2005-2010年白熱化的浮夸虛華后,終于在2011年聽到了冷卻和落地的聲音?,F(xiàn)在來談中國集成電路IP核的興衰成敗未免不切實際,不過我們可以通過近些年來,政府資助和市場導(dǎo)向等方
1 引言 隨著半導(dǎo)體工藝的發(fā)展,片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)?;贗P復(fù)用的SOC設(shè)計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng),提高了設(shè)計效率,加快了設(shè)計過程,縮短了產(chǎn)品上市時間。但是隨著設(shè)
摘要:針對目前多數(shù)的FPGA都支持浮點IP核,卻較少關(guān)注數(shù)據(jù)源獲取的問題,提出了一種數(shù)據(jù)格式轉(zhuǎn)換方法。使用VHDL語言,采用流水線處理方式將ASCII碼所表示的一定范圍內(nèi)的實數(shù)轉(zhuǎn)換為單精度浮點數(shù)。經(jīng)過ModelSim功能仿真
Tensilica近日宣布,Cavium已授權(quán)Tensilica公司的IP核運用于其下一代無線寬帶產(chǎn)品中。此次選中的Tensilica公司的產(chǎn)品包括廣受歡迎的用于信道解碼的基帶IP核和能達(dá)到最佳速度,功耗和性能的信號處理器。Cavium是智能網(wǎng)
引言SOPC是Altera公司提出的片上可編程系統(tǒng)解決方案,它將CPU、存儲器、I/O接口、DSP模塊以及鎖相環(huán)的系統(tǒng)設(shè)計所必需的模塊集成到一塊FPGA上,構(gòu)成一個可編程的片上系統(tǒng),使設(shè)計的電路在其規(guī)模、可靠性、體積、功耗、
基于SOPC的車輛息線控制器設(shè)計方案