-
JPEG解碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)
摘要：介紹了基于靜止圖像壓縮標(biāo)準(zhǔn)JPEG解碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)采用適于硬件實(shí)現(xiàn)的IDCT算法結(jié)構(gòu)，通過增加運(yùn)算并行度和流水線技術(shù)相結(jié)合的方法以提高處理速度。根據(jù)Huffman碼流特點(diǎn)，采用新的Huffman并行解碼硬
-
JPEG解碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)
JPEG解碼器IP核的設(shè)計(jì)與實(shí)現(xiàn)
-
Tensilica成為首家支持DTS廣播和DTS DMP的IP核供應(yīng)商
Tensilica日前宣布，成為首家獲得DTS廣播和DTS DMP（數(shù)字媒體播放器）認(rèn)證的音頻IP（自主知識(shí)產(chǎn)權(quán)）核供應(yīng)商。該項(xiàng)認(rèn)證基于Tensilica HiFi 2和HiFi EP音頻DSP（數(shù)字信號(hào)處理器）IP核以及優(yōu)化的軟件程序，為開發(fā)人員提
-
Tensilica成為首家支持DTS廣播和DTS DMP的IP核供應(yīng)商
21ic訊 Tensilica日前宣布，成為首家獲得DTS廣播和DTS DMP（數(shù)字媒體播放器）認(rèn)證的音頻IP（自主知識(shí)產(chǎn)權(quán)）核供應(yīng)商。該項(xiàng)認(rèn)證基于Tensilica HiFi 2和HiFi EP音頻DSP（數(shù)字信號(hào)處理器）IP核以及優(yōu)化的軟件程序，為開
-
基于PCI IP核的碼流接收卡的設(shè)計(jì)
基于PCI IP核的碼流接收卡的設(shè)計(jì)
-
萊迪思和HELION TECHNOLOGY推出適用于LatticeECP3 FPGA系列的壓縮和加密IP核
21ic訊 萊迪思半導(dǎo)體公司和Helion Technology日前宣布一系列適用于LatticeECP3™ FPGA系列的壓縮和加密的IP核現(xiàn)已上市。該系列具有有效載荷壓縮系統(tǒng)核，提高了有限信道帶寬的利用率，因此非常適合微波回程應(yīng)用、
-
SPI IP核及其在微投影系統(tǒng)中的應(yīng)用
摘要：介紹了SPI總線控制器IP核的硬件結(jié)構(gòu)與應(yīng)用方法，并著重介紹了該IP核在微投影系統(tǒng)中的使用，以完成微顯示芯片的初始化。實(shí)驗(yàn)表明，該SPI總線接口使用靈活，便于移植，并且穩(wěn)定可靠。 關(guān)鍵詞：SPI總線控制器；N
-
FreeARM7 IP核的微處理器邏輯擴(kuò)展與驗(yàn)證
摘要：介紹了FreeARM7 IP核的基本概況及其接口特點(diǎn)，以LPC2101為原型對(duì)該IP核進(jìn)行了擴(kuò)展。結(jié)合USB 1．1設(shè)備控制器IP核和自定制硬件邏輯，構(gòu)建了一種微控制器功能驗(yàn)證回路。在主機(jī)端開發(fā)了驗(yàn)證程序、驅(qū)動(dòng)和通信軟件。
-
基于Wishbone總線的UART IP核設(shè)計(jì)
摘要：介紹了一種基于Wishbone總線的UART IP核的設(shè)計(jì)方法。該設(shè)計(jì)采用了自頂向下的模塊化劃分和有限狀態(tài)機(jī)相結(jié)合的方法，由于其應(yīng)用了標(biāo)準(zhǔn)的Wishbone總線接口，從而使微機(jī)系統(tǒng)與串行設(shè)備之間的通信更加靈活方便。驗(yàn)證
-
SPI IP核及其在微投影系統(tǒng)中的應(yīng)用
摘要：介紹了SPI總線控制器IP核的硬件結(jié)構(gòu)與應(yīng)用方法，并著重介紹了該IP核在微投影系統(tǒng)中的使用，以完成微顯示芯片的初始化。實(shí)驗(yàn)表明，該SPI總線接口使用靈活，便于移植，并且穩(wěn)定可靠。 關(guān)鍵詞：SPI總線控制器；N
-
SPI IP核及其在微投影系統(tǒng)中的應(yīng)用
SPI IP核及其在微投影系統(tǒng)中的應(yīng)用
-
一種改進(jìn)型的時(shí)分多址的實(shí)現(xiàn)方法
隨著現(xiàn)代通信技術(shù)的發(fā)展，各種多址技術(shù)在日常生活中的應(yīng)用正變得越來越廣泛。所謂多址技術(shù)，是指許多用戶同時(shí)使用同一頻譜，采用不同的處理技術(shù)，使不同用戶信號(hào)之間互不干擾地被分別接收和解調(diào)。多址技術(shù)分為頻分多
-
FPGA實(shí)現(xiàn)時(shí)分多址的一種改進(jìn)型方法
摘要：利用FPGA實(shí)現(xiàn)時(shí)分多址的方法有很多種，但大多數(shù)方法都對(duì)FPGA芯片資源的占用非常巨大。針對(duì)這一問題，提出一種改進(jìn)型方法來實(shí)現(xiàn)時(shí)分多址。通過使用FPGA芯片內(nèi)部的雙口隨機(jī)訪問存儲(chǔ)器(雙口RAM)，利用同一塊RAM采
-
半導(dǎo)體廠商將帶動(dòng)全球移動(dòng)通信創(chuàng)新與變革
在MWC2011上，全球頂尖半導(dǎo)體廠商在以下三個(gè)方面表現(xiàn)極為搶眼：首先是推動(dòng)下一代移動(dòng)網(wǎng)絡(luò)的演進(jìn)與產(chǎn)業(yè)變革，整合技術(shù)及資源以加大對(duì)應(yīng)用開發(fā)的支持；其次是以新技術(shù)支撐終端制造商設(shè)計(jì)或升級(jí)移動(dòng)終端，創(chuàng)造消費(fèi)者終極
-
基于Altera ASI IP核的ASI發(fā)送卡實(shí)現(xiàn)
本文設(shè)計(jì)的基于Altera 公司的ASI IP 核實(shí)現(xiàn)的DVB-ASI 卡，實(shí)現(xiàn)了ASI 數(shù)據(jù)的正確編 碼和發(fā)送。用FPGA 實(shí)現(xiàn)邏輯控制和數(shù)據(jù)緩存，可以方便的實(shí)現(xiàn)系統(tǒng)升級(jí)，實(shí)現(xiàn)多個(gè)ASI 數(shù) 據(jù)的發(fā)送。與用Cypress 公司的CY7B923 實(shí)現(xiàn)的ASI 的發(fā)送卡相比，本卡更適合批量生產(chǎn)，可以節(jié)約成本，提高了市場(chǎng)竟?fàn)幜?，具有很好的市?chǎng)前景。
-
Tensilica擴(kuò)大對(duì)華為子公司海思半導(dǎo)體IP核的授權(quán)
Tensilica日前宣布，進(jìn)一步擴(kuò)大了對(duì)華為子公司海思半導(dǎo)體使用Tensilica數(shù)據(jù)處理器（DPU）、ConnX™基帶引擎（BBE16）和HiFi音頻DSP（數(shù)字信號(hào)處理）IP核的授權(quán)（上一次授權(quán)在2010年2月9日宣布），這
-
Tensilica2011年全球移動(dòng)大會(huì)展示新產(chǎn)品
Tensilica日前宣布，作為新一代4G LTE(長(zhǎng)期演進(jìn)技術(shù))設(shè)備基帶DSP(數(shù)字信號(hào)處理器)IP(知識(shí)產(chǎn)權(quán))核的頭號(hào)供應(yīng)商，將會(huì)參展2011年2月14-18日在西班牙巴塞羅那舉行的全球移動(dòng)大會(huì)。如今15家頂級(jí)LTE芯片制造商中的8家采用
-
基于Altera ASI IP核的ASI發(fā)送卡實(shí)現(xiàn)
本文設(shè)計(jì)的基于Altera 公司的ASI IP 核實(shí)現(xiàn)的DVB-ASI 卡，實(shí)現(xiàn)了ASI 數(shù)據(jù)的正確編 碼和發(fā)送。用FPGA 實(shí)現(xiàn)邏輯控制和數(shù)據(jù)緩存，可以方便的實(shí)現(xiàn)系統(tǒng)升級(jí)，實(shí)現(xiàn)多個(gè)ASI 數(shù) 據(jù)的發(fā)送。與用Cypress 公司的CY7B923 實(shí)現(xiàn)的ASI 的發(fā)送卡相比，本卡更適合批量生產(chǎn)，可以節(jié)約成本，提高了市場(chǎng)竟?fàn)幜?，具有很好的市?chǎng)前景。
-
Tensilica將參展2011年全球移動(dòng)大會(huì)
Tensilica日前宣布，作為新一代4G LTE（長(zhǎng)期演進(jìn)技術(shù)）設(shè)備基帶DSP（數(shù)字信號(hào)處理器）IP（知識(shí)產(chǎn)權(quán)）核的頭號(hào)供應(yīng)商，將會(huì)參展2011年2月14-18日在西班牙巴塞羅那舉行的全球移動(dòng)大會(huì)。如今15家頂級(jí)LTE芯片制造商中
-
Tensilica與富士通簽署多年合作協(xié)議
Tensilica日前宣布，富士通與Tensilica簽署了一項(xiàng)多年的合作協(xié)議，授權(quán)富士通使用音頻、基帶DSP（數(shù)字信號(hào)處理器）和數(shù)據(jù)處理器（DPU）IP核，Tensilica DPU IP核結(jié)合了高性能DSP和嵌入式控制處理器的功能，在相同
