FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

嵌入式軟件
2009-08-04

FPGA Virtex PS BSP
利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

嵌入式教程
2009-08-04

FPGA Virtex PS BSP
一種基于FPGA／DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

引言目前，通信干擾的手段以信號(hào)大功率壓制為主，本質(zhì)上屬于物理層能量干擾，存在效費(fèi)比低，且容易暴露自身目標(biāo)等缺點(diǎn)，而且隨著新的功率控制和信號(hào)處理技術(shù)的應(yīng)用，通信大功率壓制干擾手段的應(yīng)用遇到了瓶頸。

數(shù)字電源
2009-08-04

DSP SRAM FPGA BSP
在FPGA中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊

在串行數(shù)據(jù)傳輸中，數(shù)據(jù)接收端需要一些特定的信息來(lái)恢復(fù)出正確的字邊界，以確定串行碼流中哪些比特屬于原始并行數(shù)據(jù)里的同一時(shí)鐘節(jié)拍里的數(shù)據(jù)，這一處理過(guò)程稱(chēng)為字對(duì)齊(Word Aligner)。一些標(biāo)準(zhǔn)的協(xié)議會(huì)定義特殊的碼

電子設(shè)計(jì)自動(dòng)化
2009-08-03

解串器 LVDS STRATIX FPGA
基于FPGA的高速定點(diǎn)FFT算法的實(shí)現(xiàn)

引言快速傅里葉變換(FFT)作為計(jì)算和分析工具，在眾多學(xué)科領(lǐng)域(如信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號(hào)處理領(lǐng)域，如雷達(dá)信號(hào)處理，F(xiàn)FT的處理速度往往是整個(gè)

測(cè)試測(cè)量
2009-08-03

RAM FFT算法 FPGA BSP
FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì)

引言 FPGA動(dòng)態(tài)局部可重構(gòu)技術(shù)是指允許可重構(gòu)的器件或系統(tǒng)的一部分進(jìn)行重新配置，配置過(guò)程中其余部分的工作不受影響。動(dòng)態(tài)局部可重構(gòu)縮短了重構(gòu)的時(shí)間，減少了系統(tǒng)重構(gòu)的開(kāi)銷(xiāo)，提高了系統(tǒng)的運(yùn)行效率。局部動(dòng)態(tài)

電子設(shè)計(jì)自動(dòng)化
2009-08-03

總線端口 FPGA BSP
基于FPGA的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)

引言射頻識(shí)別(Radio Frequency Identification，RFID)技術(shù)是一種新興的非接觸式自動(dòng)識(shí)別技術(shù)，在工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理、防偽及軍事等眾多領(lǐng)域都有廣泛的應(yīng)用前景。它利用無(wú)線射頻方式進(jìn)行

汽車(chē)電子
2009-08-03

RFID 電子標(biāo)簽 FPGA BSP
基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

引言高速運(yùn)動(dòng)物體的物理狀態(tài)檢測(cè)分析一直以來(lái)都是一項(xiàng)重要的研究?jī)?nèi)容，特別是對(duì)于高速運(yùn)動(dòng)物體瞬時(shí)運(yùn)動(dòng)速度的檢測(cè)。這是瞬態(tài)過(guò)程及效應(yīng)物理研究中的一個(gè)有待發(fā)展的領(lǐng)域，可能會(huì)導(dǎo)致極端條件下的新物理效應(yīng)，

測(cè)試測(cè)量
2009-08-03

系統(tǒng)設(shè)計(jì) 測(cè)速系統(tǒng) FPGA BSP
基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

嵌入式教程
2009-07-31

高精度嵌入式微處理器 FPGA BSP
基于EDA軟件和FPGA的IP核保護(hù)技術(shù)

隨著電路復(fù)雜性的增加，越來(lái)越多的設(shè)計(jì)者開(kāi)始采用擁有知識(shí)產(chǎn)權(quán)的、設(shè)計(jì)良好的功能模塊來(lái)加快系統(tǒng)開(kāi)發(fā)。因此，需要相應(yīng)的技術(shù)手段保護(hù)這些功能模塊不被非法復(fù)制、篡改或竊取。針對(duì)FPGA開(kāi)發(fā)中的知識(shí)產(chǎn)權(quán)保護(hù)問(wèn)題，提出一種結(jié)合EDA軟件和FPGA的IP(Intellectual Proterty)核保護(hù)方法，有效的防止IP核被竊取，以及防止最終在FPGA上實(shí)現(xiàn)設(shè)計(jì)的非法復(fù)制。

模擬
2009-07-31

IP核 EDA軟件 FPGA BSP
Altera 40-nm Arria II GX FPGA通過(guò)PCI-SIG的PCIe Express 2.0規(guī)范測(cè)試

Altera公司宣布，其40-nm Arria II GX FPGA符合PCI Express (PCIe) 2.0規(guī)范。器件成功通過(guò)了PCI-SIG實(shí)驗(yàn)室的PCI-SIG兼容性和通用性測(cè)試，現(xiàn)在名列PCI-SIG綜合供應(yīng)商名單中。Arria II GX FPGA的x8路配置支持PCIe Gen1

消費(fèi)電子
2009-07-31

Altera EXPRESS ARRIA FPGA
音頻信號(hào)分析儀

引言音頻信號(hào)分析儀利用頻譜分析原理來(lái)分析被測(cè)信號(hào)的頻率、頻譜及波形。常用的頻譜分析方法有：掃頻法、數(shù)字濾波法、FFT法。這里提出一種基于FFT方法的音頻信號(hào)分析儀設(shè)計(jì)方案，通過(guò)快速傅里葉變換(FFT)把被測(cè)

消費(fèi)電子
2009-07-30

音頻信號(hào)分析儀 FFT FPGA BSP
Altera ArriaII GX FPGA通過(guò)PCIe 2.0規(guī)范測(cè)試

Altera公司宣布，其40-nm Arria® II GX FPGA符合PCI Express® (PCIe®) 2.0規(guī)范。器件成功通過(guò)了PCI-SIG實(shí)驗(yàn)室的PCI-SIG®兼容性和通用性測(cè)試，現(xiàn)在名列PCI-SIG綜合供應(yīng)商名單中。Arria II GX FPGA的x

電子設(shè)計(jì)自動(dòng)化
2009-07-29

Altera PCIE ARRIA FPGA
賽靈思Virtex-6 FPGA兼容PCI Express 2.0標(biāo)準(zhǔn)

賽靈思公司（Xilinx ）宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低50%，與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過(guò)了1

電子設(shè)計(jì)自動(dòng)化
2009-07-28

PCI 賽靈思 EXPRESS FPGA
基于FPGA的VGA圖象信號(hào)發(fā)生器設(shè)計(jì)

1、引言 VGA（視頻圖形陣列）作為一種標(biāo)準(zhǔn)的顯示接口在視頻和計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。VGA圖像信號(hào)發(fā)生器是電視臺(tái)、電視機(jī)生產(chǎn)企業(yè)、電視維修人員常用的儀器，其主要功能就是產(chǎn)生標(biāo)準(zhǔn)的圖像測(cè)試信號(hào)。

電子設(shè)計(jì)自動(dòng)化
2009-07-27

信號(hào)發(fā)生器 VGA FPGA BSP
功率管理：用混合信號(hào)FPGA控制電壓攀升率

引言(混合信號(hào)FPGA控制多電平系統(tǒng)的電壓攀升率)：隨著工藝尺度不斷縮小，器件常常需要多個(gè)電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統(tǒng)的器件接口，或與現(xiàn)有的I/O標(biāo)

電子設(shè)計(jì)自動(dòng)化
2009-07-27

混合信號(hào) 電壓控制 FPGA
功率管理：用混合信號(hào)FPGA控制電壓攀升率

引言(混合信號(hào)FPGA控制多電平系統(tǒng)的電壓攀升率)：隨著工藝尺度不斷縮小，器件常常需要多個(gè)電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統(tǒng)的器件接口，或與現(xiàn)有的I/O標(biāo)

數(shù)字電源
2009-07-25

混合信號(hào) 電壓控制 FPGA
功率管理：用混合信號(hào)FPGA控制電壓攀升率

引言(混合信號(hào)FPGA控制多電平系統(tǒng)的電壓攀升率)：隨著工藝尺度不斷縮小，器件常常需要多個(gè)電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統(tǒng)的器件接口，或與現(xiàn)有的I/O標(biāo)

功率器件
2009-07-25

混合信號(hào) 電壓控制 FPGA

首頁(yè) 上一頁(yè) 304 305 306 307 308 309 310 311 312 313 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

利用XPS工具快速生成Virtex FPGA的板級(jí)支持包

一種基于FPGA／DSP的靈巧干擾平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

在FPGA中實(shí)現(xiàn)源同步LVDS接收正確字對(duì)齊

基于FPGA的高速定點(diǎn)FFT算法的實(shí)現(xiàn)

FPGA動(dòng)態(tài)局部可重構(gòu)中基于TBUF總線宏設(shè)計(jì)

基于FPGA的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

基于嵌入式微處理器和FPGA的高精度測(cè)頻設(shè)計(jì)

基于EDA軟件和FPGA的IP核保護(hù)技術(shù)

Altera 40-nm Arria II GX FPGA通過(guò)PCI-SIG的PCIe Express 2.0規(guī)范測(cè)試

音頻信號(hào)分析儀

Altera ArriaII GX FPGA通過(guò)PCIe 2.0規(guī)范測(cè)試

賽靈思Virtex-6 FPGA兼容PCI Express 2.0標(biāo)準(zhǔn)

基于FPGA的VGA圖象信號(hào)發(fā)生器設(shè)計(jì)

功率管理：用混合信號(hào)FPGA控制電壓攀升率

功率管理：用混合信號(hào)FPGA控制電壓攀升率

功率管理：用混合信號(hào)FPGA控制電壓攀升率

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻