FPGA
-
基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)
基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)
-
基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)
基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)
-
基于FPGA的DDC的設(shè)計(jì)
摘要：數(shù)字下變頻技術(shù)是軟件無線電的核心技術(shù)之一。本文首先介紹了DDC的組成結(jié)構(gòu)，然后詳細(xì)分析了DDC各功能模塊的工作原理，通過Modelsim完成了DDC其主要模塊的仿真和調(diào)試，并進(jìn)行初步系統(tǒng)級驗(yàn)證。在仿真的基礎(chǔ)上使用
-
FPGA：提升創(chuàng)新能力 本土企業(yè)頑強(qiáng)生長
“如今，F(xiàn)PGA(現(xiàn)場可編程門陣列)可以自如地協(xié)助半導(dǎo)體企業(yè)和系統(tǒng)設(shè)計(jì)企業(yè)將創(chuàng)意和產(chǎn)品快速得以實(shí)現(xiàn)，因此，在加速這些企業(yè)自主創(chuàng)新進(jìn)程中，F(xiàn)PGA起著越來越重要的作用。”在日前于西安舉行的2010年(第二屆)
-
FPGA/EPLD的自上而下設(shè)計(jì)方法
FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法： 傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
-
FPGA/EPLD的自上而下設(shè)計(jì)方法
FPGA/EPLD的自上而下設(shè)計(jì)方法
-
基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計(jì)
基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計(jì)
-
基于FPGA控制的LED漢字滾動顯示器設(shè)計(jì)
現(xiàn)了基于FPGA硬件及VHDL語言設(shè)計(jì)的LED點(diǎn)陣漢字滾動顯示，可通過按鍵選擇，控制其滾動方式：左移或者右移及上移或者下移等。闡述了LED點(diǎn)陣顯示漢字的原理，給出了點(diǎn)陣漢字滾動顯示控制器的原理圖、部分VHDL源程序及時(shí)序仿真圖并進(jìn)行了詳細(xì)的分析，提出了系統(tǒng)擴(kuò)展成實(shí)現(xiàn)16×16點(diǎn)陣漢字滾動的改動思路。
-
基于FPGA的三軸伺服控制器設(shè)計(jì)與實(shí)現(xiàn)
針對某機(jī)載三軸運(yùn)動平臺的高精度伺服控制要求，設(shè)計(jì)了基于FPGA的伺服控制器。重點(diǎn)對硬件中的控制模塊、驅(qū)動模塊、通信模塊和軟件中的中斷、復(fù)位、A／D轉(zhuǎn)換等子程序進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。尤其是在驅(qū)動模塊設(shè)計(jì)中，詳細(xì)探討了力矩電機(jī)的反饋環(huán)節(jié)參數(shù)給定模式。通過后續(xù)的仿真測試，驗(yàn)證了該三軸伺服控制器的有效性。
-
一種數(shù)字示波器的微處理器硬件設(shè)計(jì)
本設(shè)計(jì)有以下優(yōu)點(diǎn)：數(shù)據(jù)處理與系統(tǒng)控制同步執(zhí)行；微處理器內(nèi)部存儲資源豐富，且采用二級緩存結(jié)構(gòu)，系統(tǒng)響應(yīng)速度快；外設(shè)資源豐富，提供了如USB接口、RS232接口和以太網(wǎng)接口等與PC機(jī)互聯(lián)的接口，方便示波器上采集到的波形數(shù)據(jù)在PC機(jī)上實(shí)時(shí)處理和在線調(diào)試；外部存儲器資源豐富，采用1Gbit 容量的DDR2 SDRAM作后級波形數(shù)據(jù)緩存區(qū)和顯示數(shù)據(jù)緩存區(qū)，能夠存儲更多波形數(shù)據(jù)，觀察到更多波形細(xì)節(jié)。由此可見，采用該示波器系統(tǒng)可大幅提高數(shù)字示波器的數(shù)據(jù)處理能力和波形捕獲率，整機(jī)的響應(yīng)速度也將上一個(gè)臺階。
-
基于FPGA控制的LED漢字滾動顯示器設(shè)計(jì)
現(xiàn)了基于FPGA硬件及VHDL語言設(shè)計(jì)的LED點(diǎn)陣漢字滾動顯示，可通過按鍵選擇，控制其滾動方式：左移或者右移及上移或者下移等。闡述了LED點(diǎn)陣顯示漢字的原理，給出了點(diǎn)陣漢字滾動顯示控制器的原理圖、部分VHDL源程序及時(shí)序仿真圖并進(jìn)行了詳細(xì)的分析，提出了系統(tǒng)擴(kuò)展成實(shí)現(xiàn)16×16點(diǎn)陣漢字滾動的改動思路。
-
基于FPGA的三軸伺服控制器設(shè)計(jì)與實(shí)現(xiàn)
針對某機(jī)載三軸運(yùn)動平臺的高精度伺服控制要求，設(shè)計(jì)了基于FPGA的伺服控制器。重點(diǎn)對硬件中的控制模塊、驅(qū)動模塊、通信模塊和軟件中的中斷、復(fù)位、A／D轉(zhuǎn)換等子程序進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。尤其是在驅(qū)動模塊設(shè)計(jì)中，詳細(xì)探討了力矩電機(jī)的反饋環(huán)節(jié)參數(shù)給定模式。通過后續(xù)的仿真測試，驗(yàn)證了該三軸伺服控制器的有效性。
-
數(shù)字音頻廣播（DAB）接收機(jī)的方案原理及設(shè)計(jì)思路
本文將介紹數(shù)字音頻廣播（DAB）接收機(jī)的樣機(jī)設(shè)計(jì)?！ ∠到y(tǒng)的性能要求 歐洲D(zhuǎn)AB系統(tǒng)規(guī)定了4種模式，本設(shè)計(jì)采用的是第1種模式，具體參數(shù)如表1所示。其中，L表示一幀的符號數(shù)，K表示每個(gè)符號的子載波個(gè)數(shù)，TF表示一
-
基于FPGA的DDS設(shè)計(jì)及實(shí)現(xiàn)
針對DDS頻率轉(zhuǎn)換時(shí)間短，分辨率高等優(yōu)點(diǎn)，提出了基于FPGA芯片設(shè)計(jì)DDS系統(tǒng)的方案。該方案利用A1tera公司的QuartusⅡ開發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設(shè)計(jì)，可得到相位連續(xù)、頻率可變的信號，并通過單片機(jī)配置FPGA的E2PROM完成對DDS硬件的下載，最后完成每個(gè)模塊與系統(tǒng)的時(shí)序仿真。經(jīng)過電路設(shè)計(jì)和模塊仿真，驗(yàn)證了設(shè)計(jì)的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非?？旖荨?
-
基于FPGA的高速通信系統(tǒng)研究
介紹了以FPGA為核心基手LVDS接口的高速通信系統(tǒng)。系統(tǒng)通過FPGA將并行輸入的信號組成特定的串行幀格式，并用LVDS接口發(fā)送。電纜驅(qū)動器及接收均衡器芯片用于加強(qiáng)系統(tǒng)遠(yuǎn)距離數(shù)據(jù)傳送的能力，以保證200 m同軸電纜的數(shù)據(jù)傳輸。系統(tǒng)使用串行同步方式傳輸，接收端首先通過時(shí)鐘恢復(fù)芯片從串行數(shù)據(jù)幀中提取同步時(shí)鐘，然后接收串行數(shù)據(jù)幀并恢復(fù)原信號。系統(tǒng)靈活性強(qiáng)、穩(wěn)定性高，單路傳輸逮度高達(dá)120 Mb／s。
-
賽靈思與 VSofts 演示基于賽靈思 FPGA 的低延時(shí)實(shí)時(shí) H.264/AVC-I IP 核壓縮解決方案
賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強(qiáng)大功能：能實(shí)現(xiàn)超低延時(shí)，且其現(xiàn)場可編程門陣列 (FPGA) 實(shí)施
-
Xilinx FPGA 開發(fā)平臺助力廣播設(shè)備制造商滿足實(shí)時(shí)3D電視帶寬與處理需求
全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）在 IBC 2010 展會上宣布推出一款全新開發(fā)平臺，幫助工程師充分滿足快速發(fā)展的3D電視廣播與其它高清視頻應(yīng)用需求。賽靈思Spartan-6 FPGA 廣播連
-
Actel FPGA現(xiàn)可配合加密內(nèi)核對抗DPA攻擊
愛特公司(Actel CorporaTIon) 宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核，對抗差分功率分析(differential Power analysis, DPA)攻擊。采用SmartFusion、Fusion、ProASIC3和 IGLOO的設(shè)計(jì)人員現(xiàn)可通過使用IP Cores公
-
一種數(shù)字示波器的微處理器硬件設(shè)計(jì)
本設(shè)計(jì)有以下優(yōu)點(diǎn)：數(shù)據(jù)處理與系統(tǒng)控制同步執(zhí)行；微處理器內(nèi)部存儲資源豐富，且采用二級緩存結(jié)構(gòu)，系統(tǒng)響應(yīng)速度快；外設(shè)資源豐富，提供了如USB接口、RS232接口和以太網(wǎng)接口等與PC機(jī)互聯(lián)的接口，方便示波器上采集到的波形數(shù)據(jù)在PC機(jī)上實(shí)時(shí)處理和在線調(diào)試；外部存儲器資源豐富，采用1Gbit 容量的DDR2 SDRAM作后級波形數(shù)據(jù)緩存區(qū)和顯示數(shù)據(jù)緩存區(qū)，能夠存儲更多波形數(shù)據(jù)，觀察到更多波形細(xì)節(jié)。由此可見，采用該示波器系統(tǒng)可大幅提高數(shù)字示波器的數(shù)據(jù)處理能力和波形捕獲率，整機(jī)的響應(yīng)速度也將上一個(gè)臺階。
-
數(shù)字音頻廣播（DAB）接收機(jī)的方案原理及設(shè)計(jì)思路
本文將介紹數(shù)字音頻廣播（DAB）接收機(jī)的樣機(jī)設(shè)計(jì)?！ ∠到y(tǒng)的性能要求 歐洲D(zhuǎn)AB系統(tǒng)規(guī)定了4種模式，本設(shè)計(jì)采用的是第1種模式，具體參數(shù)如表1所示。其中，L表示一幀的符號數(shù)，K表示每個(gè)符號的子載波個(gè)數(shù)，TF表示一
