FPGA

關(guān)注333人關(guān)注

我要報(bào)錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA、CPU與DSP等技術(shù)走向融合

FPGA、CPU與DSP等技術(shù)走向融合

嵌入式動態(tài)
2011-03-07

CPU DSP FPGA BSP
基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效率，滿足同時(shí)傳輸幾種業(yè)務(wù)的需求，通常采用時(shí)分復(fù)用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務(wù)

電子設(shè)計(jì)自動化
2011-03-07

衛(wèi)星數(shù)字復(fù)接器 FPGA BSP
基于FPGA的數(shù)字示波器

摘要：提出一種基于FPGA的簡易數(shù)字示波器設(shè)計(jì)方法，硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場可編程門陣列芯片作為核心器件，同時(shí)結(jié)合FPGA和NIOS軟核的優(yōu)勢，設(shè)計(jì)高效的片上可編程系統(tǒng)(SoPC)對高速A／D所采集的數(shù)據(jù)進(jìn)

電子設(shè)計(jì)自動化
2011-03-07

數(shù)字示波器 FIFO FPGA BSP
基于FPGA的大動態(tài)數(shù)控AGC系統(tǒng)設(shè)計(jì)

隨著軟件無線電技術(shù)和FPGA、DSP、AD 等技術(shù)的高速發(fā)展，數(shù)字接收機(jī)的應(yīng)用日益廣泛。為了擴(kuò)大數(shù)字接收機(jī)的ADC 動態(tài)范圍，廣泛采用了自動增益控制(AGC) ，使接收機(jī)的增益隨著信號的強(qiáng)弱進(jìn)行調(diào)整，其性能的好壞直接

數(shù)字電源
2011-03-07

系統(tǒng)設(shè)計(jì) 數(shù)控 AGC系統(tǒng) FPGA
基于FPGA的FFT算法硬件實(shí)現(xiàn)

設(shè)計(jì)了一種基于FPGA的1024點(diǎn)16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進(jìn)行前一級4點(diǎn)蝶形運(yùn)算，再進(jìn)行本級與旋轉(zhuǎn)因子復(fù)乘運(yùn)算的結(jié)構(gòu)。合理地利用了硬件資源。對系統(tǒng)劃分的各個模塊使用Verilog HDL進(jìn)行編碼設(shè)計(jì)。對整個系統(tǒng)整合后的代碼進(jìn)行功能驗(yàn)證之后，采用QuartusⅡ與Matlab進(jìn)行聯(lián)合仿真，其結(jié)果是一致的。該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號處理領(lǐng)域有廣泛應(yīng)用。

電子設(shè)計(jì)自動化
2011-03-06

硬件實(shí)現(xiàn) FFT算法 FPGA BSP
用插值查找表實(shí)現(xiàn)FPGA的DSP功能

我們是否能夠提供一款其功能可滿足客戶所有獨(dú)特設(shè)計(jì)要求的DSP內(nèi)核。有時(shí)候內(nèi)核會太大，太小或者不夠快。有時(shí)，我們會開發(fā)一款能確切滿足客戶需求的內(nèi)核，并迅速以CORE GeneratorTM商標(biāo)推出。不過即便在這種情況下，客

數(shù)字電源
2011-03-06

查找表實(shí)現(xiàn) DSP FPGA BSP
用插值查找表實(shí)現(xiàn)FPGA的DSP功能

用插值查找表實(shí)現(xiàn)FPGA的DSP功能

嵌入式教程
2011-03-06

查找表實(shí)現(xiàn) DSP FPGA BSP
基于FPGA的FFT處理器設(shè)計(jì)

摘要：在火車車輪的振動式擦傷檢測系統(tǒng)中，經(jīng)常需要對振動信號進(jìn)行頻譜分析，為實(shí)現(xiàn)振動頻譜信號的及時(shí)輸出，在此根據(jù)FFT算法中的一種變形運(yùn)算流圖，提出一種基于FPGA的FFT流水線結(jié)構(gòu)，總結(jié)了利用流水線結(jié)構(gòu)實(shí)現(xiàn)這種

數(shù)字電源
2011-03-06

FFT處理器 FFT算法 FPGA BSP
基于FPGA與VHDL的微型打印機(jī)的驅(qū)動設(shè)計(jì)

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動微型打印機(jī)，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計(jì)驅(qū)動打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時(shí)序。軟件使用硬件描述語言VHDL實(shí)現(xiàn)對微型打印機(jī)的時(shí)序控制，并通

數(shù)字電源
2011-03-05

微型打印機(jī) VHDL FPGA BSP
基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效率，滿足同時(shí)傳輸幾種業(yè)務(wù)的需求，通常采用時(shí)分復(fù)用的方法，將若干個低速數(shù)字碼流按一定格式合并成一個高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個業(yè)務(wù)

數(shù)字電源
2011-03-05

衛(wèi)星數(shù)字復(fù)接器 FPGA BSP
基于FPGA的數(shù)字示波器

基于FPGA的數(shù)字示波器

嵌入式軟件
2011-03-04

數(shù)字示波器 FIFO FPGA BSP
基于FPGA的跳頻通信頻率合成器實(shí)現(xiàn)

摘要：介紹了一種基于ARM平臺、以太網(wǎng)和GPRS無線通信技術(shù)的智能家居遠(yuǎn)程監(jiān)控系統(tǒng)，給出了系統(tǒng)的組成及工作原理，著重闡述了系統(tǒng)主要硬件和軟件的設(shè)計(jì)。智能家居遠(yuǎn)程監(jiān)控系統(tǒng)的核心是嵌入式Web服務(wù)器。通過該嵌入式We

電子設(shè)計(jì)自動化
2011-03-04

頻率合成器跳頻通信 FPGA BSP
用CPLD和Flash實(shí)現(xiàn)FPGA配置

摘要：FPGA可以通過串行接口進(jìn)行配置。本文對傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機(jī)通過網(wǎng)絡(luò)更新的方法，給出了一個用CPLD和Flash對FPGA進(jìn)行配置的應(yīng)用實(shí)例。關(guān)鍵詞：現(xiàn)場可編程

電子設(shè)計(jì)自動化
2011-03-03

Flash CPLD FPGA BSP
基于FPGA的擴(kuò)頻測距快速捕獲仿真研究

分析了擴(kuò)頻測距理論原理與優(yōu)勢，給出了一種基于FPGA的快速擴(kuò)頻測距模型。通過運(yùn)用FFT IP Core計(jì)算收發(fā)序列間的互相關(guān)函數(shù)，可以實(shí)現(xiàn)快速捕獲。仿真結(jié)果表明，該方法具有速度快、誤差小、設(shè)計(jì)靈活、效率高的特點(diǎn)。

電子設(shè)計(jì)自動化
2011-03-02

仿真研究快速捕獲測距 FPGA
基于FPGA的視頻采集與顯示模塊設(shè)計(jì)

本文給出的視頻采集和顯示模塊在設(shè)計(jì)時(shí)，選取分辨率為768×494像素的NTSC制式，并選用輸出像素為640×480的CCD攝像頭； FPGA選取Altera CyclONeⅡ系列Ep2c35F672c36 (內(nèi)含35000個邏輯單元)；主動串行配置

電子設(shè)計(jì)自動化
2011-03-02

模塊設(shè)計(jì) 視頻采集顯示模塊 FPGA
ASIC原型驗(yàn)證板DDR2 速率再攀高峰

唐芯微電子(Infix-IP)Altera Stratix IV 530/820 FPGA單顆(MB3100-A5/8)和雙顆(D-MB3100A)原型驗(yàn)證平臺半年來在用戶項(xiàng)目使用中，從性能、價(jià)格、穩(wěn)定性來說已得到了用戶的很高評價(jià)，當(dāng)然，唐芯微人還是不失抓住每一次

電子設(shè)計(jì)自動化
2011-03-02

微電子 ASIC DDR FPGA
加速云端應(yīng)用成形　28奈米FPGA助臂力

云端應(yīng)用對高頻寬網(wǎng)路的需求日益殷切，為協(xié)助網(wǎng)路基礎(chǔ)建設(shè)及資料中心相關(guān)設(shè)備制造商，克服耗電量、傳輸率、訊號完整性與可靠性等設(shè)計(jì)挑戰(zhàn)，F(xiàn)PGA業(yè)者已推出新一代28奈米解決方案，加速云端運(yùn)算應(yīng)用與服務(wù)的創(chuàng)新。現(xiàn)

模擬
2011-03-02

Altera 收發(fā)器 GB FPGA
基于FPGA的跳頻通信頻率合成器實(shí)現(xiàn)

基于FPGA的跳頻通信頻率合成器實(shí)現(xiàn)

嵌入式軟件
2011-03-01

頻率合成器跳頻通信 FPGA BSP
新一輪專利戰(zhàn)打響 2/3專利糾紛是針對半導(dǎo)體公司

非常明顯由于IntellectureVentures(IV)智力風(fēng)險(xiǎn)而卷進(jìn)的專利法律糾紛近期在專利市場中紛起。即便對于有些公司是第一次，由于近30，000個專利價(jià)值達(dá)10億美元。追溯到10年之前由前Microsoft的首席技術(shù)執(zhí)行官NathanMyhr

半導(dǎo)體
2011-03-01

半導(dǎo)體 Altera AC FPGA
基于FPGA的FFT算法硬件實(shí)現(xiàn)

設(shè)計(jì)了一種基于FPGA的1024點(diǎn)16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進(jìn)行前一級4點(diǎn)蝶形運(yùn)算，再進(jìn)行本級與旋轉(zhuǎn)因子復(fù)乘運(yùn)算的結(jié)構(gòu)。合理地利用了硬件資源。對系統(tǒng)劃分的各個模塊使用Verilog HDL進(jìn)行編碼設(shè)計(jì)。對整個系統(tǒng)整合后的代碼進(jìn)行功能驗(yàn)證之后，采用QuartusⅡ與Matlab進(jìn)行聯(lián)合仿真，其結(jié)果是一致的。該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號處理領(lǐng)域有廣泛應(yīng)用。

電子設(shè)計(jì)自動化
2011-02-28

硬件實(shí)現(xiàn) FFT算法 FPGA BSP

首頁上一頁 247 248 249 250 251 252 253 254 255 256 下一頁尾頁

yym86202
keyoushide
qutian
一路向北lm
zhangmangui
mark0668
xxz21ic
zhengjianping02
zwm2011
2Q19
shaodeli12
qwwc
abh2019
lxpin
cgd
fjsfsxwz
ccqccqccq
WMIII
ygmdyq77777
13543016677

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FPGA

FPGA、CPU與DSP等技術(shù)走向融合

基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

基于FPGA的數(shù)字示波器

基于FPGA的大動態(tài)數(shù)控AGC系統(tǒng)設(shè)計(jì)

基于FPGA的FFT算法硬件實(shí)現(xiàn)

用插值查找表實(shí)現(xiàn)FPGA的DSP功能

用插值查找表實(shí)現(xiàn)FPGA的DSP功能

基于FPGA的FFT處理器設(shè)計(jì)

基于FPGA與VHDL的微型打印機(jī)的驅(qū)動設(shè)計(jì)

基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

基于FPGA的數(shù)字示波器

基于FPGA的跳頻通信頻率合成器實(shí)現(xiàn)

用CPLD和Flash實(shí)現(xiàn)FPGA配置

基于FPGA的擴(kuò)頻測距快速捕獲仿真研究

基于FPGA的視頻采集與顯示模塊設(shè)計(jì)

ASIC原型驗(yàn)證板DDR2 速率再攀高峰

加速云端應(yīng)用成形　28奈米FPGA助臂力

基于FPGA的跳頻通信頻率合成器實(shí)現(xiàn)

新一輪專利戰(zhàn)打響 2/3專利糾紛是針對半導(dǎo)體公司

基于FPGA的FFT算法硬件實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(333人)

熱門活動

課程視頻