隨著系統(tǒng)芯片 (SoC) 設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高,驗(yàn)證作業(yè)變成了瓶頸:占了整個(gè) SoC 研發(fā)過(guò)程中 70% 的時(shí)間。因此,任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證 sign-off 的方法都是眾人的注目焦點(diǎn)。臺(tái)灣工業(yè)技術(shù)研究院
導(dǎo)入靈活的FPGA驗(yàn)證方法
導(dǎo)入靈活的FPGA驗(yàn)證方法
摘要:為了縮短研發(fā)周期,需要在實(shí)驗(yàn)室模擬出無(wú)線(xiàn)信道的各種傳播特性,無(wú)線(xiàn)信道模擬器設(shè)計(jì)必不可少。采用基于頻率選擇性信道Jakes仿真器模型,使用Xilinx公司的VIrtex-2p模擬實(shí)現(xiàn)了頻率選擇性衰落信道,最后將數(shù)據(jù)通
現(xiàn)象一:這板子的PCB設(shè)計(jì)要求不高,就用細(xì)一點(diǎn)的線(xiàn),自動(dòng)布吧點(diǎn)評(píng):自動(dòng)布線(xiàn)必然要占用更大的PCB面積,同時(shí)產(chǎn)生比手動(dòng)布線(xiàn)多好多倍的過(guò)孔,在批量很大的產(chǎn)品中,PCB廠(chǎng)家降價(jià)所考慮的因素除了商務(wù)因素外,就是線(xiàn)寬和過(guò)
一、FPGA的基本結(jié)構(gòu)FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線(xiàn)資源、底層嵌入功能單元和內(nèi)嵌專(zhuān)用硬核等。每個(gè)單元簡(jiǎn)介如下:1.可編程輸入/輸出單元(I/O單元)目前大
目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移,尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言,IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?,因?yàn)檫@種方法不需要銅軸電纜,而是采用DSL或?qū)拵ф?/p>
摘要:卷積碼是一種性能優(yōu)良的差錯(cuò)控制編碼。介紹了卷積碼編碼原理,基于FPGA利用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了一個(gè)(2,1,9)卷積碼編碼器。給出了仿真結(jié)果,并在FPGA器件上驗(yàn)證實(shí)現(xiàn)。仿真及測(cè)試結(jié)果表明,達(dá)到了預(yù)期的設(shè)計(jì)
目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移,尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言,IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)停驗(yàn)檫@種方法不需要銅軸電纜,而是采用DSL或?qū)拵ф?/p>
目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移,尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言,IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)?,因?yàn)檫@種方法不需要銅軸電纜,而是采用DSL或?qū)拵ф?/p>
摘要:介紹了一種以CPLD為基礎(chǔ)的對(duì)多DSP和FPCA芯片實(shí)現(xiàn)程序遠(yuǎn)程更新、加載的設(shè)計(jì)方法。詳細(xì)分析了軟硬件架構(gòu)及具體實(shí)施方案,對(duì)以DSP+FPCA為架構(gòu)的信號(hào)處理模塊實(shí)現(xiàn)遠(yuǎn)程更新、加載,有重要的使用價(jià)值。 關(guān)鍵詞:遠(yuǎn)程
摘要:以Altera公司的QuartusⅡ7.2作為開(kāi)發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計(jì),并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟
本文將概括了在LabVIEW中可用的幾種計(jì)算模型,以及何時(shí)使用這些模型的指南。目錄1.引言2.數(shù)據(jù)流3.數(shù)學(xué)文本公式4.ODE建模5.狀態(tài)圖6.中斷驅(qū)動(dòng)式編程7.C 代碼8.案例研究——帶刷直流電機(jī)控制9.如欲了解更多引
Author(s):Stephen Kulakowski - Harris RF Communications DivisionIndustry:Aerospace/Avionics, Telecommunications, RF/Communications, Government/DefenseProducts:Data Acquisition, Digital I/O, LabVIEW, P
未來(lái)幾年,F(xiàn)PGA融合架構(gòu)的演進(jìn)還在持續(xù),而這需硬件和軟件的“鼎力相助”。MishaBurich指出,3D封裝和OpenCL將是關(guān)鍵支撐技術(shù)。日前,Altera宣布采用TSMC的CoWoS(基底晶圓芯片生產(chǎn))技術(shù),開(kāi)發(fā)出全球首顆能
未來(lái)幾年,F(xiàn)PGA融合架構(gòu)的演進(jìn)還在持續(xù),而這需硬件和軟件的“鼎力相助”。Misha Burich指出,3D封裝和Open CL將是關(guān)鍵支撐技術(shù)。日前,Altera宣布采用TSMC的CoWoS(基底晶圓芯片生產(chǎn))技術(shù),開(kāi)發(fā)出全球首顆能夠整合多
摘要:以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景,論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn),著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC(analog to digital,模數(shù)轉(zhuǎn)換器)的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性
摘要:半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段,本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng),該控制系統(tǒng)主要由光電檢測(cè)、A/D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成
破片速度是戰(zhàn)斗部爆炸效能*估的一個(gè)重要參數(shù)。傳統(tǒng)的靶場(chǎng)破片測(cè)速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場(chǎng)采集標(biāo)靶的試驗(yàn)波形,試驗(yàn)完成后再交由計(jì)算機(jī)進(jìn)行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日
從最初膠合邏輯發(fā)家,到不斷集成微處理器、DSP、專(zhuān)用IP等,F(xiàn)PGA迎來(lái)了其硅片融合的“黃金時(shí)代”——不僅拓寬了應(yīng)用領(lǐng)域,承擔(dān)起信號(hào)處理和數(shù)據(jù)運(yùn)算的重要功能,還蠶食了ASIC、DSP等的市場(chǎng)份額。FPGA的發(fā)展史就是將“