FIFO

關注人關注

我要報錯

基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設計

　　本文討論利用帶嵌入式SERDES收發(fā)器和CPRI鏈路IP內核的低成本FPGA，來實現(xiàn)電信系統(tǒng)低延遲變化設計的考慮因素。　　無線電信設備制造商正受到以更小體積、更低功耗、更低制造成本來布署基站架構的壓力。當通過WiMa

數(shù)字電源
2010-10-10

收發(fā)器電信 SERDES FIFO
基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設計

基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設計

嵌入式教程
2010-10-10

收發(fā)器電信 SERDES FIFO
基于fifo存儲器的聲發(fā)射信號的數(shù)據(jù)傳輸及存儲

　　聲發(fā)射技術是光纖傳感技術和聲發(fā)射技術相結合的產(chǎn)物，是目前聲發(fā)射技術的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構件表面以形成一定數(shù)目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發(fā)射信號，進而通

工業(yè)控制
2010-09-17

存儲器數(shù)據(jù)傳輸信號 FIFO
用FIFO實現(xiàn)DSP間的雙向并行異步通訊

內容摘要：介紹了利用CYPRESS公司的FIFO芯片CY7C419實現(xiàn)DSP間雙向并行異步通訊的方法,該方法簡單實用,速度快,特別適用于小數(shù)據(jù)量的數(shù)據(jù)相互傳送。文中給出了CY7C419的引腳功能以及用FIFO實現(xiàn)DSP間雙向并行異步通訊的

數(shù)字電源
2010-09-11

DSP 異步通訊 ADSP FIFO
用FIFO實現(xiàn)DSP間的雙向并行異步通訊

用FIFO實現(xiàn)DSP間的雙向并行異步通訊

嵌入式教程
2010-09-11

DSP 異步通訊 ADSP FIFO
基于CY7CO9449的高速PCI數(shù)據(jù)采集卡設計

摘要：本文論述了基于CY7C09449的高速PCI數(shù)據(jù)采集卡的硬件和軟件設計，重點論述了FPGA芯片的邏輯編程、WindowsXP下的驅動程序編程。FPGA的邏輯設計著重討論了對CY7C09449局部總線的同步傳輸控制邏輯的設計，這種邏輯

測試測量
2010-09-01

DMA BSP PCI數(shù)據(jù)采集卡 FIFO
高速大深度新型FIFO存儲器IDT72V3680的應用

1 FIFO概述　　FIFO芯片是一種具有存儲功能的高速邏輯芯片，可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫地址產(chǎn)生模塊來實現(xiàn)其功能。FIFO的接口信號包括異步寫時鐘（wr-clk）和讀時鐘（rd-clk）、

智能硬件
2010-08-17

存儲器異步 IDT FIFO
FIFO芯片IDT72V3680的功能特點及應用

FIFO芯片IDT72V3680的功能特點及應用

嵌入式教程
2010-08-14

芯片 BSP IDT FIFO
基于WCDMA速率適配算法的FPGA設計

基于WCDMA速率適配算法的FPGA設計

嵌入式教程
2010-08-04

WCDMA FPGA設計 BSP FIFO
基于FPGA的任意波形發(fā)生器設計與實現(xiàn)

摘要：本文提出了一種基于可編程邏輯器件(FPGA)芯片EP2C20F484的任意波形發(fā)生器的設計方法。完成了在FPGA的控制下，USB接口控制模塊、SRAM控制模塊、DA轉換模塊等協(xié)同工作的硬件設計、固件設計以及軟件設計，并給出了

電子設計自動化
2010-07-06

FPGA 任意波形發(fā)生器 BSP FIFO
用FIFO實現(xiàn)超聲測厚系統(tǒng)A/D與ARM接口設計

在高頻超聲波數(shù)據(jù)采集系統(tǒng)中，很多高速 A／D轉換器往往不能直接與處理器相連接，這時就需要使用FIFO在處理器與A／D轉換器之間架一座橋梁，F(xiàn)IFO的先入先出特性可以方便緩存大量的數(shù)據(jù)塊。在基于ARM的超聲波測厚系統(tǒng)中

模擬
2010-06-11

ARM 接口設計超聲 FIFO
FPGA設計的高速FIFO電路技術

FPGA設計的高速FIFO電路技術

嵌入式教程
2010-06-04

電路技術 FPGA設計 BSP FIFO
用FIFO實現(xiàn)超聲測厚系統(tǒng)A／D與ARM接口設計

在基于ARM的超聲波測厚系統(tǒng)中，ARM處理器的數(shù)據(jù)接收能力往往與A／D芯片的工作速率不匹配，為避免有效數(shù)據(jù)丟失，提高系統(tǒng)工作效率，用FIFO作為高速A／D與ARM處理器之間的中轉接口會得到很好的效果。這里以FIFO存儲器CY7C4261作為中轉器件實現(xiàn)了A／D芯片AD9283與ARM處理器S3C2410的接口設計，并敘述了數(shù)據(jù)從A／D芯片到ARM的整個數(shù)據(jù)采集過程。該接口電路用FIFO實現(xiàn)了超聲測厚系統(tǒng)中A／D與ARM之間的無縫連接，提高了系統(tǒng)測厚精度。它的電路簡單，調試方便，具有較高的應用價值。

模擬
2010-06-01

ARM 接口設計超聲 FIFO
基于FPGA的高速FIFO電路設計

前言　　在大容量高速采集系統(tǒng)項目的開發(fā)過程中，F(xiàn)PGA作為可編程邏輯器件，設計靈活、可操作性強，是高速數(shù)字電路設計的核心器件。由于FPGA內嵌存儲器的容量有限，通常不能夠滿足實際設計電路的需求，需要外接SRAM、

電子設計自動化
2010-05-24

FPGA 電路設計 BSP FIFO
常用FPGA/CPLD四種設計技巧

常用FPGA/CPLD四種設計技巧

嵌入式教程
2010-05-23

串并轉換數(shù)據(jù)接口 FPGA/CPLD FIFO
基于FPGA的可調信號源設計

針對航天檢測設備中信號源單一、不可調等缺點，提出并實現(xiàn)了一種以FPGA 、高速D／A、繼電器AQY210為核心，結構簡單，控制靈活，信號質量高的多功能信號源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調的模擬信號，成功應用于工業(yè)控制開關量輸出性能檢測。同時，上位機與硬件通信的接口使用了USB-單片機（CY7C68013）和USB-FIFO(FT245)兩種方案，并進行實際對比，提出其適用條件和范圍。

模擬
2010-05-04

FPGA 信號源 BSP FIFO
基于FPGA的可調信號源設計

針對航天檢測設備中信號源單一、不可調等缺點，提出并實現(xiàn)了一種以FPGA 、高速D／A、繼電器AQY210為核心，結構簡單，控制靈活，信號質量高的多功能信號源生成系統(tǒng)。該系統(tǒng)可提供各種頻率、幅值、偏置等參數(shù)可調的模擬信號，成功應用于工業(yè)控制開關量輸出性能檢測。同時，上位機與硬件通信的接口使用了USB-單片機（CY7C68013）和USB-FIFO(FT245)兩種方案，并進行實際對比，提出其適用條件和范圍。

數(shù)字電源
2010-05-02

FPGA 信號源 BSP FIFO
DSP核信號采集系統(tǒng)通訊接口原理及設計

　數(shù)字信號處理器的發(fā)展也是日新月異，不僅行指令速度越來越快，而且其功耗也越來越低。許多儀器或檢測設備都不約而同地將DSP 應用到那些數(shù)據(jù)量龐大而且需實時傳送數(shù)據(jù)的系統(tǒng)中。核信號數(shù)據(jù)采集系統(tǒng)也不例外，利用 D

數(shù)字電源
2010-03-26

DSP 通訊接口信號采集系統(tǒng) FIFO
DSP核信號采集系統(tǒng)通訊接口原理及設計

DSP核信號采集系統(tǒng)通訊接口原理及設計

嵌入式教程
2010-03-26

DSP 通訊接口信號采集系統(tǒng) FIFO
利用USB2.0技術的高速雙路數(shù)據(jù)采集系統(tǒng)

摘要：本文設計了一種基于USB2.0芯片CY7C68013和Maxim公司的高速并行模數(shù)轉換芯片MAX1195的高速雙路數(shù)據(jù)采集系統(tǒng)，采用EZ-USB FX2 的特有的GPIF(General Programmable Interface)傳輸方式，徹底打破了8051CPU對USB2

測試測量
2010-03-05

數(shù)據(jù)采集系統(tǒng) BSP USB2.0 FIFO

首頁上一頁 4 5 6 7 8 9 10 11 12 13 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FIFO

基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設計

基于SERDES收發(fā)器和CPRI的電信系統(tǒng)低延遲變化設計

基于fifo存儲器的聲發(fā)射信號的數(shù)據(jù)傳輸及存儲

用FIFO實現(xiàn)DSP間的雙向并行異步通訊

用FIFO實現(xiàn)DSP間的雙向并行異步通訊

基于CY7CO9449的高速PCI數(shù)據(jù)采集卡設計

高速大深度新型FIFO存儲器IDT72V3680的應用

FIFO芯片IDT72V3680的功能特點及應用

基于WCDMA速率適配算法的FPGA設計

基于FPGA的任意波形發(fā)生器設計與實現(xiàn)

用FIFO實現(xiàn)超聲測厚系統(tǒng)A/D與ARM接口設計

FPGA設計的高速FIFO電路技術

用FIFO實現(xiàn)超聲測厚系統(tǒng)A／D與ARM接口設計

基于FPGA的高速FIFO電路設計

常用FPGA/CPLD四種設計技巧

基于FPGA的可調信號源設計

基于FPGA的可調信號源設計

DSP核信號采集系統(tǒng)通訊接口原理及設計

DSP核信號采集系統(tǒng)通訊接口原理及設計

利用USB2.0技術的高速雙路數(shù)據(jù)采集系統(tǒng)

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻