摘要:FLEX 10K是ALTERA公司研制的第一個嵌入式的PLD可編程邏輯器件系列。它具有高密度、低成本、低功率等特點,利用FLEX 10K系列CPLD可編程邏輯器件的EAB可在系統(tǒng)中實現(xiàn)邏輯功能和存貯功能,文中介紹了EAB的幾個應(yīng)用
摘要:介紹了FIFO的基本概念、設(shè)計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能
利用紅外通信進行旋轉(zhuǎn)軸動態(tài)參數(shù)測試,主要是為了滿足坦克、裝甲車輛狹小空間中運動部件動態(tài)參數(shù)測試的強烈需求。由于紅外通信在空間和成本的優(yōu)勢,從上述理論研究和實車試驗中證明其較高的應(yīng)用價值。猝發(fā)式紅外近距
在視頻輸出、聲吶仿真等實際應(yīng)用中,經(jīng)常要求計算機能根據(jù)要求穩(wěn)定輸出連續(xù)數(shù)據(jù)流。然而,當計算機工作于Windows2000操作系統(tǒng)下時,由于該操作系統(tǒng)是一個多任務(wù)的非實時操作系統(tǒng),當它收到外部設(shè)備發(fā)來的中斷時,需要延遲
PCI高速數(shù)據(jù)采集方案介紹
摘要:為了實現(xiàn)對非相干雷達的接收相參處理,基于數(shù)字穩(wěn)定校正(DSU)的原理,采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言,設(shè)計了一種基于FPGA的DSU硬件實現(xiàn)方法。實驗結(jié)果表明基于FPGA的DSU方法可以提高程序的
標簽:ARM+FPGA 數(shù)據(jù)采集大多數(shù)的勘探、觀測工作都是在嚴苛的環(huán)境中進行的,對數(shù)據(jù)的準確性、實時性都有著較高的要求,并且大多情況下要求多參數(shù)同步測量。北京恒頤針對勘探、測控等行業(yè)的特點,推出了基于ARM+FPGA
有名管道(FIFO)的用法
有名管道(FIFO)的用法
基于ARM+FPGA的高速同步數(shù)據(jù)采集方案
許多設(shè)計需要FIFO彈性緩沖器,在不同時鐘速率的次系統(tǒng)和通道的需求中形成橋梁。然而,在某些應(yīng)用中,需要FIFO緩沖器實現(xiàn)數(shù)據(jù)轉(zhuǎn)換。一個例子是,通過FIFO緩沖器,將8位ADC連接到16位數(shù)據(jù)總線的微處理器(圖1)。不幸地,
為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題,結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設(shè)定的FIFO深度能夠
為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題,結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理,提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明,采用該方法設(shè)定的FIFO深度能夠
摘要:5/3小波變換硬件實現(xiàn)常用結(jié)構(gòu)是先完成分裂,再依照分裂后的數(shù)據(jù)完成預測部分和更新部分的變換,這需要復雜的控制結(jié)構(gòu)。在此采用JPEG2000推薦的5/3小波變換公式,在基于行的列變換基礎(chǔ)上提出了一種全新的無數(shù)
摘要:儀表總線M-Bus協(xié)議是專門為消耗量計量儀表設(shè)計的通信標準。無線M-Bus是M-Bus的一個無線通信標準,無需布線。在布線困難的地方,可以選用無線M-Bus進行通信。本文介紹了基于Si1000的無線M-Bus通信系統(tǒng)主/從節(jié)點
透過Linux內(nèi)核看無鎖編程
透過Linux內(nèi)核看無鎖編程
設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對性變差,某些情況下會變得不方便或者將增加硬件成本?! 〈藭r,需要進行自行FIFO設(shè)計。本
FIFO芯片IDT72V3680概述及應(yīng)用
摘要:基于FIFO芯片AL422B,以飛思卡爾16位單片機MC9S12DG128為核心,采集攝像頭芯片OV7670的圖像信息,設(shè)計出以低速率的單片機采集高速率圖像的圖像采集系統(tǒng)。系統(tǒng)采用單片機控制FIFO芯片,先由FIFO實時讀取攝像頭芯