FIFO

關(guān)注人關(guān)注

我要報(bào)錯(cuò)

應(yīng)用PCI 9656的數(shù)據(jù)接收卡設(shè)計(jì)

文章簡(jiǎn)述了PCI 9656的主要功能，介紹了一種應(yīng)用PCI 9656的CompactPCI數(shù)據(jù)接收卡設(shè)計(jì)。設(shè)計(jì)中采用MAXII系列CPLD建立了PCI 9656與FIFO間的數(shù)據(jù)通道，可滿足高速數(shù)據(jù)傳輸?shù)囊蟆?/p>
通信技術(shù)
2008-05-06

PCI 數(shù)據(jù)接收 FIFO COMPACTPCI
FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計(jì)方法。使用這種方法可以設(shè)計(jì)出高速、高可靠的異步FIFO。

電子設(shè)計(jì)自動(dòng)化
2008-04-28

FPGA BSP SPARTAN FIFO
FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計(jì)方法。使用這種方法可以設(shè)計(jì)出高速、高可靠的異步FIFO。

數(shù)字電源
2008-04-25

FPGA BSP SPARTAN FIFO
基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

將FPGA應(yīng)用在數(shù)字信號(hào)處理的主流技術(shù)DSP中是Altera推廣的重要應(yīng)用之一，本文依據(jù)Altera提出的基于FPGA的DSP解決方案，按照面向系統(tǒng)級(jí)和算法級(jí)的硬件設(shè)計(jì)思路

電子設(shè)計(jì)自動(dòng)化
2008-04-14

FPGA BSP BUILDER FIFO
基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

將FPGA應(yīng)用在數(shù)字信號(hào)處理的主流技術(shù)DSP中是Altera推廣的重要應(yīng)用之一，本文依據(jù)Altera提出的基于FPGA的DSP解決方案，按照面向系統(tǒng)級(jí)和算法級(jí)的硬件設(shè)計(jì)思路

數(shù)字電源
2008-04-11

FPGA BSP BUILDER FIFO
基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

嵌入式軟件
2008-04-11

FPGA BSP BUILDER FIFO
一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)

本文介紹一種基于A/D和DSP的中頻信號(hào)采集技術(shù)；給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對(duì)A／D與DSP的接口電路進(jìn)行分析。用FIFO作為兩者之間的接口效果很好；DSP通過(guò)CPLD對(duì)采樣時(shí)序進(jìn)行控制，可增強(qiáng)系統(tǒng)的靈活性。

單片機(jī)
2008-03-07

DSP 電平高速數(shù)據(jù)采集 FIFO
一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)

本文介紹一種基于A/D和DSP的中頻信號(hào)采集技術(shù)；給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對(duì)A／D與DSP的接口電路進(jìn)行分析。用FIFO作為兩者之間的接口效果很好；DSP通過(guò)CPLD對(duì)采樣時(shí)序進(jìn)行控制，可增強(qiáng)系統(tǒng)的靈活性。

數(shù)字電源
2008-03-05

DSP 電平高速數(shù)據(jù)采集 FIFO
基于SRAM和DRAM結(jié)構(gòu)的大容量FIFO的設(shè)計(jì)

分別基于Hynix公司的SRAM HY64UDl6322A和DRAM HY57V281620E，介紹了采用兩種不同的RAM結(jié)構(gòu)，通過(guò)CPLD來(lái)設(shè)計(jì)并實(shí)現(xiàn)大容量FIFO的方法。

智能硬件
2008-02-28

DRAM SRAM BSP FIFO
用FIFO實(shí)現(xiàn)A／D與ARM處理器的接口

介紹如何利用FIFO芯片CY7C4255V實(shí)現(xiàn)高速高精度模／數(shù)轉(zhuǎn)換器AD767l與LPC2200系列ARM處理器的接口。

智能硬件
2007-11-06

接口 ARM處理器 BSP FIFO
核心路由器中多端口線卡調(diào)度的設(shè)計(jì)與實(shí)現(xiàn)

本文對(duì)ATM多端口線卡輸入和輸出兩個(gè)流向上的數(shù)據(jù)包調(diào)度進(jìn)行了研究，提出了一種具有一定通用性的多端口線卡調(diào)度策略的設(shè)計(jì)實(shí)現(xiàn)方案。

智能硬件
2007-08-29

核心路由器多端口 BSP FIFO

首頁(yè) 上一頁(yè) 7 8 9 10 11 12 13 14 15 16 下一頁(yè) 尾頁(yè)

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

FIFO

應(yīng)用PCI 9656的數(shù)據(jù)接收卡設(shè)計(jì)

FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的基音檢測(cè)算法的設(shè)計(jì)與實(shí)現(xiàn)

一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)

一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)

基于SRAM和DRAM結(jié)構(gòu)的大容量FIFO的設(shè)計(jì)

用FIFO實(shí)現(xiàn)A／D與ARM處理器的接口

核心路由器中多端口線卡調(diào)度的設(shè)計(jì)與實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動(dòng)

課程視頻