分頻器
-
一款簡單的分頻器電路圖
如下圖所示的是一款簡單的分頻器電路圖。其中L1與C1組成的低通濾波器將200-54的分頻點(diǎn)選在1.5kHz,這里將它的分頻點(diǎn)適當(dāng)提高，主要是單元特性好，更重要是音頻的功率多半都集中在中低頻，適當(dāng)提高低頻單元的截止頻率
-
X波段頻率合成器設(shè)計
1 引言 隨著現(xiàn)代通信技術(shù)的不斷發(fā)展，對頻率源的要求越來越高。一方面，由于通信容量的迅速擴(kuò)大，使得通信頻譜不斷向高端擴(kuò)展;另一方面，由于頻譜資源的相對匱乏，必
-
由LM567及MP1826構(gòu)成精密定時器電路
由LM567及MP1826構(gòu)成精密定時器電路
-
分頻器的第二種電路模式
分頻器的第二種電路模式
-
程控分頻器（除法計數(shù)器）電路（n=114616）
程控分頻器（除法計數(shù)器）電路（n=114616）
-
分頻比可調(diào)的分頻器電路
分頻比可調(diào)的分頻器電路
-
由4個T觸發(fā)器構(gòu)成的計數(shù)器
由4個T觸發(fā)器構(gòu)成的計數(shù)器
-
采用C-MOS IC 的計數(shù)分頻器電路
采用C-MOS IC 的計數(shù)分頻器電路
-
基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)
引言分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻(如3、5等)、小數(shù)倍(如2.5、3.5等)分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。硬件工程
-
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計實例
1引言CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray，現(xiàn)場可編程門陣列)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL相比，
-
PWM定時器
S3C2410共有5個定時器其中0、1、2、3有PWM功能，都有一個輸出引腳，可以通過定時器來控制引腳周期性的高、低電平變化;定時器沒有輸出引腳;一、定時器的時鐘源定時部件的時鐘源為PCLK，首先通過兩個8位預(yù)分頻器降低頻
-
基于FPGA的通用數(shù)控分頻器的設(shè)計與實現(xiàn)
本文首先介紹了各種分頻器的實現(xiàn)原理，并在FPGA開發(fā)平臺上通過VHDL文本輸入和原理圖輸入相結(jié)合的方式，編程給出了仿真結(jié)果。最后通過對各種分頻的分析，利用層次化設(shè)計思想，綜合設(shè)計出了一種基于FPGA的通用數(shù)控分頻器，通過對可控端口的調(diào)節(jié)就能夠?qū)崿F(xiàn)不同倍數(shù)及占空比的分頻器。
-
556組成的4h定時電路
556組成的4h定時電路
-
分頻器線路圖
分頻器線路圖
-
三階有源濾波器
三階有源濾波器
-
二階有源濾波器
二階有源濾波器
-
阻抗補(bǔ)償電路
阻抗補(bǔ)償電路
-
發(fā)燒三板斧HI-FI
發(fā)燒三板斧HI-FI
-
兩種有源二分頻功放電路01
兩種有源二分頻功放電路01
-
高品質(zhì)立體聲HI-FI組合放大器06
高品質(zhì)立體聲HI-FI組合放大器06
