2018年三星、臺積電將量產(chǎn)7nm工藝，未來的5nm甚至3nm工藝也露出了曙光，預計在2020年之后開始量產(chǎn)。多年來業(yè)界一直在追求半導體工藝不斷降低線寬，不過在FinFET晶體管技術發(fā)明人胡正明教授看來，線寬微縮總有極限，可以從其他方面推進集成電路發(fā)展，比如能耗方面依然有1000倍的降低空間。

FinFET技術發(fā)明人

胡正明是美國加州大學伯克利分校教授，IEEE院士、美國工程院院士、中科院外籍院士，他是FinFET工藝的發(fā)明人，也是FD-SOI工藝的發(fā)明人，在半導體工藝上是權威人士。此前在出席兆易集成電路科技館開館儀式上，胡正明教授接受了中國電子報的采訪，談到了半導體技術的發(fā)展方向等問題。

“集成電路的發(fā)展路徑并不一定非要把線寬越做越小，現(xiàn)在存儲器已經(jīng)朝三維方向發(fā)展了。當然我們希望把它做得更小，可是我們也可以采取其他方法推進集成電路技術的發(fā)展，比如減少芯片的能耗。這個方向芯片還有1000倍的能耗可以降低。線寬的微縮總是有一個極限的，到了某種程度，就沒有經(jīng)濟效應，驅(qū)動人們把這條路徑繼續(xù)走下去。但是我們并不一定非要一條路走到黑，我們也可以轉換一個思路，同樣可能實現(xiàn)我們想要達到的目的。”胡正明表示。

“任何一種產(chǎn)業(yè)技術發(fā)展到一定程度，成本都是不可能如以前的芯片產(chǎn)業(yè)那樣持續(xù)呈指數(shù)級地不停降低下去。今后很可能芯片成本不再會像以前那樣下降得那么快了，但是至少要做到成本不增加。”胡正明說。

從胡教授的表態(tài)來看，半導體工藝的線寬微縮總有一個極限，這也意味著指導半導體業(yè)界發(fā)展50多年的摩爾定律終歸有失效的時候，目前公認的說法是3nm以下就不再起作用了。不過線寬微縮只是集成電路發(fā)展的一個方向，集成電路依然有別的突破口。

胡正明教授現(xiàn)在強調(diào)的是集成電路的功耗，認為這個方向上依然有1000倍的降低空間。試想一下，我們今天使用的高性能CPU、GPU的TDP功耗分別在65-95W、150-250W之間，別說降低1000倍了，哪怕未來幾年降至1/10，這也是革命性的進步了。