為打破通訊系統(tǒng)內(nèi)存帶寬限制，華為和Altera將合力研發(fā)以2.5D封裝形式集成FPGA和內(nèi)存單元。華為一位資深科學家表示，這項技術雖然棘手，但是在網(wǎng)絡中卻是十分關鍵的。這一消息的公布，使得之前關于華為或使用ASIC而導致Altera公司財務狀況業(yè)績不佳的傳聞不攻自破。

雖說只用了3個月，但新設備將顯著地減少電路板空間，并提高性能。華為美國研發(fā)資深科學家Anwar A. Mohammed說，“2.5-D硅中介層似乎是最適合網(wǎng)絡公司的——事實上，他們也是關鍵所在。”

一年前，Xilinx宣布其在2.5-D硅中介層上使用多模并行技術的最密集FPGA。那時，Xilinx也對網(wǎng)絡公司的技術有極大的興趣，并為未來將FPGA和存儲器有效結合的產(chǎn)品做計劃。

在選擇2.5-D硅中介層之前，華為花了1年多的時間，用了不下9種方法來驗證其效果。除了Altera外，華為還跟Tezzaron、eSilicon和新加坡微電子研究所都有所合作。(如下圖所示)

新2.5-D設備將取代10至20 DDR存儲器以及目前華為系統(tǒng)正在使用的ASIC，節(jié)省了近18%的電路板空間和兩倍的帶寬/瓦。廣泛的I/O組件將支持8個128位渠道;FPGA將包括華為邏輯、PCI Express模塊以及至少3 Gbit / s的SERDES鏈路。

Mohammed在報告中強調(diào)，“我們線卡的大小是恒定的，但是如果你想要把越來越多的功能集成到上面的話，那對此而言，2.5D是一個很強大的工具。即使最初它很昂貴，但是將更多功能集成在2.5D硅中介層上將會減少潛在成本。Comms公司依靠更快的串并收發(fā)器以加速傳送數(shù)據(jù)至內(nèi)存的速度，但是串并收發(fā)器增益在最新工藝技術下卻更慢。舊的解決方案不再起作用了。”

想要解決2.5D設備問題，華為和其合作伙伴仍然面對著很多的挑戰(zhàn)。硅中介層仍然比較昂貴，成本腳底的玻璃和有機材料還用不上。工程師們?nèi)鄙俸玫哪＞摺?.5D CAD工具、足夠的可信數(shù)據(jù)、測試策略、返工和熱處理管理等。

此外，2.5D的供應鏈還不夠成熟，選擇范圍不大。此外投資回報率也不清楚。Mohammed表示一切充滿著未知，希望大家一起分享創(chuàng)意確保技術成功。但就算不成功，也沒什么好驚訝的，畢竟未知因素太多。2.5D的方法是由硅通孔向完整3-D堆疊芯片轉變的中間步驟。