近期，Altera發(fā)布其下一代20nm產品中規(guī)劃的幾項關鍵創(chuàng)新技術，延續(xù)在硅片融合上的承諾，Altera向客戶提供終極系統(tǒng)集成平臺，以結合FPGA的硬件可編程功能、數字信號處理器和微處理器的軟件靈活性，以及面向應用的硬核知識產權(IP)的高效。在攻克20nm技術上，面臨了哪些技術挑戰(zhàn)，又實現了怎樣的突破，FPGA今后的發(fā)展方向如何，就業(yè)界普遍關注的問題，記者采訪了Altera公司首席技術官Misha Burich博士。

克服五大挑戰(zhàn)

談到技術挑戰(zhàn)，Altera公司首席技術官Misha Burich博士說道：“從工藝技術來講，每一個節(jié)點都會存在一些挑戰(zhàn)。”20nm與28nm相比，他指出主要存在以下幾個方面的挑戰(zhàn)：

一是在早期電路模擬上。在設計初期，需要遵循一些設計規(guī)則，而且要非常了解晶體管的特性，根據不同電壓和電流的特性，進行早期電路上的模擬。在20nm工藝節(jié)點上，需要更多的工藝步驟。

FPGA如今可集成非常多的功能，如I/O、收發(fā)器、DSP、存儲器等，對整個系統(tǒng)的集成能力要求非常高，每一種線路的特性也都不一樣，所以在早期需要大量的模型把線路模擬出來。

二是功耗方面的挑戰(zhàn)。把諸多器件集成在一起，將功耗保持在低水平上是非常大的挑戰(zhàn)。現在，20nm最大的芯片上有60億個晶體管，28nm時只有40億～50億個晶體管。Altera的20nm技術在功耗管理方面實現了創(chuàng)新，包括自適應電壓調整、可編程功耗技術以及工藝技術優(yōu)化等，使得Altera器件功耗比前一代降低了60%。

三是架構設計上的挑戰(zhàn)。對于創(chuàng)新功能，在整個架構設計中需要非常小心的處理。20nm里有一些新挑戰(zhàn)，比如精度可調方面的DSP浮點運算器、收發(fā)器、3D技術等等。

四是來自可靠性方面的挑戰(zhàn)。Altera服務的客戶群是長期的，可能長達10年或20年。這樣在產品的可靠性上就是一個比較大的挑戰(zhàn)，需要詳細調試在不同應用環(huán)境下的不同電壓和不同溫度。

五是項目管理上的挑戰(zhàn)。團隊規(guī)模的要求非常高，Altera在攻克20nm工藝上的團隊有800多位工程師，他們來自不同的背景，有工藝技術方面的專家、IC設計工程師、架構工程師和EDA軟件工程師等，將一個大的團隊有效地無縫銜接，同時是在研發(fā)時間上也比較緊的情況下，這是非常大的挑戰(zhàn)。

實現三大突破

在克服了五大挑戰(zhàn)之后，Altera的20nm技術上還實現了三大突破，分別是：串行帶寬提高了2倍以上，系統(tǒng)集成度提高了10倍，DSP性能提高了5倍。

Misha Burich博士指出，在提高串行帶寬方面，Altera 20nm收發(fā)器將實現業(yè)界最大串行帶寬，支持向100G背板和400G系統(tǒng)的發(fā)展。20nm器件包括驅動CEI-25G-LR和以太網4×25G背板的28Gbps收發(fā)器，面向芯片至芯片或者芯片至光模塊連接而設計的40Gbps收發(fā)器。

在系統(tǒng)集成方面，Altera將引入創(chuàng)新的高速芯片至芯片接口，在一個3D封裝中集成多個管芯。Misha Burich博士說道：“目前真正意義上是2.5D，3D是Altera一個長遠的部署，我們將分而治之。”

借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能夠提供10倍于任何28nm產品系統(tǒng)集成度的單器件解決方案。Altera的異質混合3D IC將采用TSMC的芯片-晶圓-基底(CoWoS)集成工藝進行制造。利用這些器件，開發(fā)人員可大幅度提高系統(tǒng)集成度和系統(tǒng)性能以突出產品優(yōu)勢，同時還可以降低系統(tǒng)功耗，減小電路板空間，并降低系統(tǒng)成本。

在DSP性能方面，刷新了業(yè)界的TFLOP/W基準。下一代精度可調DSP模塊增強技術實現了5 TFLOP(每秒5萬億次浮點運算)的單精度IEEE 754標準浮點運算性能。在此性能水平上，Altera 20nm器件的每瓦TFLOP要比當前的高5倍。結合了最具效能的OpenCL C設計流程、ARM硬核處理器子系統(tǒng)以及最高的TFLOP/W的硅片效率，Altera的20nm器件提供了終極異質混合計算平臺。

軟硬兼顧實現硅片融合

“雖然FPGA演進不斷加快，但當前，業(yè)界普遍面臨的挑戰(zhàn)是：系統(tǒng)性能不斷提高，而功耗要保持原有水平或者比原來更低。同時又面臨著兩難的問題：靈活性和效率的問題。”Misha Burich博士進一步指出。

Altera下一代器件采用TSMC的20nm工藝技術和業(yè)界最高的系統(tǒng)集成度，并包括ARM處理器子系統(tǒng)。20nm片上系統(tǒng)(SoC)FPGA為客戶提供了從28nm到20nm的軟件移植途徑，同時將處理器子系統(tǒng)的性能提高了50%。

“除了注重硬件的提升，我們也非常關注軟件，在軟件上也將實現融合。我們會不斷投放資源開發(fā)軟件開發(fā)環(huán)境。Altera目前的研究團隊在關注基于C的設計工具(OpenCLTM)這樣一個更高層次的語言，從而實現一些復雜的運算。”Misha Burich博士說道。

20nm系統(tǒng)的開發(fā)通過全功能高級設計環(huán)境得以實現，這一設計環(huán)境包括系統(tǒng)集成工具(Qsys)、基于C的設計工具(OpenCLTM)以及DSP開發(fā)軟件(DSP Builder)。Altera將持續(xù)關注通過增強其開發(fā)工具以在20nm上進一步縮短編譯時間，來提高設計人員的效能。

Misha Burich博士進一步指出：“這些都是內部開發(fā)的流程和關注點，更重要的是如何將這些技術轉移到客戶那里，使客戶能夠更有效地使用，這是一項非常重要的內容。在全球每一個重要的市場，我們都有一個非常大的團隊進行這樣的工作，從而給客戶提供技術創(chuàng)新和應用。”

Altera目前正在與客戶溝通20nm產品，并與客戶共同討論產品的發(fā)展路線。Misha Burich提道：“不久我們會發(fā)布相關的20nm產品。”

當前Altera最大的資源投入是如何將20nm技術實現到產品上來。另外，其開發(fā)團隊也在關注14nm的工藝節(jié)點。在收發(fā)器上面，Altera也正在關注如何在光連接上實現50Gbps的速率，還有如何在2.5D和3D垂直集成上更有效地更好地發(fā)展。在功耗上，關注如何在越來越復雜的應用環(huán)境上將功耗保持在低水平。

“在摩爾定律下，每一代產品的功能性和密度都會翻倍地增長，我們會沿著這個發(fā)展路徑演進，從而實現更多地集成，把周圍的處理器、存儲器都融合到一個芯片上面，實現硅片融合。我們可以看到，硅片融合的時代正在來臨。”Misha Burich博士十分肯定地說道。

更高層次集成是方向

ALTERA 2.5D技術最重要的集成方向，就是把異構的器件集成到FPGA上，即“FPGA+存儲器”。Misha Burich博士進一步講道：“我們根據收集的客戶信息發(fā)現，客戶的興趣就是想把存儲器集成在一起。我們現在的構思是準備將DRAM等存儲器集成起來。另一個客戶感興趣的應用方向是在服務器上面，客戶希望把第三方的處理器集成到FPGA上，比如X86處理器等，目前市場上有這樣的需求。所以，我們會根據客戶的需求實現相應的技術。”

他說：“在用戶的應用開發(fā)環(huán)境上，我們的構思是將來會與現在差不多，今后客戶能利用的資源更多也更容易，我們會盡力把流程越來越簡化，讓用戶更易操作。”

從目前來看，下一代通信、網絡、廣播和計算應用在擴展帶寬、提高性能以及降低功耗方面面臨越來越大的需求。具體來講，在高速、高功能的網絡需求上，路由器對速度、功能要求非常高，無線基架也需要大量的數據，對低功耗要求也非常高，以及高速運算的計算機等，這些應用最先需要高新技術。隨后，在廣播方面，高功能的攝像設備也會用到。廣播上面主要是對存儲器容量的要求越來越高，比如：高清和更高清等功能。在計算機領域，比如：醫(yī)療設備的清晰度和精度計算、石油/天然氣開發(fā)等，也需要“處理器+FPGA”的架構。

硅片融合推動下一代器件的發(fā)展，使微處理器DSP、FPGA、ASSP和ASIC集成到一個器件中的關鍵點上。

Misha Burich強調，這些都是Altera一直關注的地方，他們正在把產品朝這個方向上提升，力爭推出更好的產品，使越來越多的功能在FPGA上實現。