21ic訊 Altera公司今天公開(kāi)了在其下一代20-nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)。延續(xù)在硅片融合上的承諾，Altera向客戶提供終極系統(tǒng)集成平臺(tái)，以結(jié)合FPGA的硬件可編程功能、數(shù)字信號(hào)處理器和微處理器的軟件靈活性，以及面向應(yīng)用的硬核知識(shí)產(chǎn)權(quán)(IP)的高效。Altera在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，能支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開(kāi)發(fā)，帶來(lái)性能、帶寬、集成度和功效的新的提升。

Altera的20-nm混合系統(tǒng)架構(gòu)包括40-Gbps收發(fā)器技術(shù)、下一代精度可調(diào)數(shù)字信號(hào)處理(DSP)模塊體系結(jié)構(gòu)以提供高達(dá)5 TFLOP(每秒5萬(wàn)億次浮點(diǎn)運(yùn)算)的IEEE 754標(biāo)準(zhǔn)浮點(diǎn)運(yùn)算性能、異質(zhì)混合3D IC技術(shù)即通過(guò)創(chuàng)新的高速互聯(lián)接口來(lái)集成FPGA和用戶可定制HardCopy® ASIC，或者集成包括存儲(chǔ)器、第三方ASIC、光接口等在內(nèi)的各種技術(shù)。Altera是業(yè)界唯一能夠在一個(gè)器件中集成FPGA和ASIC的公司。

20-nm混合系統(tǒng)架構(gòu)在功耗管理方面繼續(xù)創(chuàng)新，包括自適應(yīng)電壓調(diào)整、可編程功耗技術(shù)、以及工藝技術(shù)優(yōu)化等，使得Altera器件功耗比前一代降低了60%。

異質(zhì)混合20-nm系統(tǒng)的開(kāi)發(fā)通過(guò)全功能高級(jí)設(shè)計(jì)環(huán)境得以實(shí)現(xiàn)，這一設(shè)計(jì)環(huán)境包括系統(tǒng)集成工具(Qsys)、基于C的設(shè)計(jì)工具(OpenCL™)以及DSP開(kāi)發(fā)軟件(DSP Builder)。Altera持續(xù)關(guān)注通過(guò)增強(qiáng)其開(kāi)發(fā)工具以在20nm實(shí)現(xiàn)業(yè)界最快的編譯時(shí)間，來(lái)提高設(shè)計(jì)人員的效能。

Altera研發(fā)資深副總裁Bradley Howe評(píng)論說(shuō)：“下一代通信、網(wǎng)絡(luò)、廣播和計(jì)算應(yīng)用設(shè)計(jì)人員在擴(kuò)展帶寬、提高性能以及降低功耗方面面臨越來(lái)越大的需求。我們?cè)?0 nm的創(chuàng)新使我們能夠交付非常高效、非常靈活的混合系統(tǒng)架構(gòu)，利用20-nm FPGA最新工藝技術(shù)提供高度優(yōu)化的專(zhuān)用電路。其結(jié)果是該器件以最低功耗提供業(yè)界水平最高的IC集成度、性能和帶寬。”

Altera下一代器件采用TSMC的20-nm工藝技術(shù)和業(yè)界最高的系統(tǒng)集成度，并包括硬核ARM®處理器子系統(tǒng)。20-nm 片上系統(tǒng)(SoC) FPGA為客戶提供了從28-nm到20-nm的軟件移植途徑，同時(shí)將處理器子系統(tǒng)的性能提高了50%。

即將實(shí)現(xiàn)的創(chuàng)新包括：

最高串行帶寬：40-Gbps芯片至芯片和28-Gbps背板收發(fā)器

Altera 20 nm收發(fā)器技術(shù)創(chuàng)新將實(shí)現(xiàn)業(yè)界最大串行帶寬，支持向100G背板和400G系統(tǒng)的發(fā)展。20-nm器件包括驅(qū)動(dòng)CEI-25G-LR和以太網(wǎng)4x25G背板的28-Gbps收發(fā)器，面向芯片至芯片或者芯片至光模塊連接而設(shè)計(jì)的40-Gbps收發(fā)器。Altera在20 nm實(shí)現(xiàn)的收發(fā)器技術(shù)創(chuàng)新成為開(kāi)發(fā)兼容CEI-56G收發(fā)器的基礎(chǔ)，為驅(qū)動(dòng)下一代400G光網(wǎng)絡(luò)、400G線路卡等提供連接能力。

具有高速芯片至芯片接口的異質(zhì)混合3D IC

在20 nm，Altera將引入創(chuàng)新的高速芯片至芯片接口，用于在一個(gè)3D封裝中集成多個(gè)管芯。采用這一創(chuàng)新接口，Altera能夠交付面向客戶的異質(zhì)混合3D系統(tǒng)，該系統(tǒng)可集成FPGA和用戶定制的HardCopy ASIC，或者包括存儲(chǔ)器、第三方ASIC和光接口等各種其他技術(shù)。借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能夠提供10倍于任何28-nm產(chǎn)品系統(tǒng)集成度的單器件解決方案。Altera的異質(zhì)混合3D IC將采用TSMC的的芯片-晶圓-基底 (CoWoS) 集成工藝進(jìn)行制造。利用這些器件，開(kāi)發(fā)人員可大幅度提高系統(tǒng)集成度和系統(tǒng)性能以突出產(chǎn)品優(yōu)勢(shì)，同時(shí)還可以降低系統(tǒng)功耗，減小了電路板空間，并降低系統(tǒng)成本。

業(yè)界性能最好的DSP，帶來(lái)最高TFLOP/W

Altera在20-nm器件刷新了業(yè)界的TFLOP/W基準(zhǔn)。下一代精度可調(diào)DSP模塊增強(qiáng)技術(shù)實(shí)現(xiàn)了5 TFLOP(每秒5萬(wàn)億次浮點(diǎn)運(yùn)算)的IEEE 754標(biāo)準(zhǔn)浮點(diǎn)運(yùn)算性能。在此性能水平上，Altera 20-nm器件的每瓦TFLOP要比競(jìng)爭(zhēng)FPGA高5倍。結(jié)合了最具效能的OpenCL C設(shè)計(jì)流程、ARM硬核處理器子系統(tǒng)以及最高的TFLOP/W的硅片效率，Altera的20-nm器件提供了終極異質(zhì)混合計(jì)算平臺(tái)。

Altera目前正在與客戶溝通20-nm產(chǎn)品，并與客戶共同討論產(chǎn)品的發(fā)展路線。讀者如果需要了解Altera 20-nm產(chǎn)品的更新，或者討論在下一代系統(tǒng)中應(yīng)用Altera解決方案的優(yōu)勢(shì)，可以聯(lián)系當(dāng)?shù)氐腁ltera銷(xiāo)售代表。