2009年，賽靈思共同創(chuàng)始人之一Ross Freeman因1984年發(fā)明可編程邏輯器件(FPGA)，名列全球聞名的美國發(fā)明家名人堂。這一遲來的榮譽不僅把全球的眼光引向了自那個偉大的發(fā)明之后而開啟的數(shù)十億美元的FPGA市場，而且也讓賽靈思近30年的創(chuàng)新走進了人們的視野。
　　為打造全新的28nm產(chǎn)品，賽靈思再次以一個個突破性的“獨家秘籍”,一次次沖擊著追逐最新FPGA技術和產(chǎn)品的人們的眼球。
　　秘籍一：Zynq可擴展處理平臺，引爆嵌入式應用新革命
　　賽靈思今年3月推出全球第一個可擴展處理平臺Zynq系列，為嵌入式領域注入了一股新鮮血液，徹底打破了傳統(tǒng)嵌入式處理器的性能瓶頸。
　　該新型產(chǎn)品將業(yè)界標準ARM雙核Cortex-A9 MPCore處理系統(tǒng)與賽靈思統(tǒng)一的28nm可編程邏輯架構完美集成在一起。這種以處理器為核心的架構不但能夠實現(xiàn)FPGA的高度靈活性和可擴展性，同時還能帶來類似ASIC的高性能和低功耗，以及ASSP的易用性。
　　Zynq-7000 EPP系列的4款器件使設計人員能夠用統(tǒng)一平臺滿足低成本和高性能應用需求。處理系統(tǒng)與可編程邏輯的緊密集成,使設計人員將關鍵功能的速度提升高達10倍。ARM架構及其生態(tài)系統(tǒng)能夠幫助軟硬件開發(fā)人員最大限度地提高工作效率。Zynq-7000可以幫助系統(tǒng)架構師和嵌入式軟件開發(fā)人員擴展、定制、優(yōu)化系統(tǒng)，并實現(xiàn)系統(tǒng)級的差異化。
　　秘籍二：Kintex-7——最低功耗和最優(yōu)性價比的FPGA
　　2011年3月，賽靈思全球第一個28nm產(chǎn)品——Kintex-7 325T FPGA發(fā)貨。
　　相對前代FPGA而言，Kintex-7將成本和功耗降低了一半，性價比提高了2倍。Kintex-7系列可提供高密度邏輯、高性能串行連接功能、存儲器、DSP以及靈活混合信號。所有這些優(yōu)勢均可實現(xiàn)更高的系統(tǒng)級性能，并將集成度提升到全新的高度。
　　7系列FPGA共享統(tǒng)一架構，采用高性能、低功耗(HPL)28nm工藝制造而成，具有優(yōu)秀的可擴展性和高效的生產(chǎn)率，能夠在Artix-7與Virtex-7 FPGA系列之間方便地進行移植，系統(tǒng)制造商能夠對成功設計方案輕松進行擴展，以滿足要求更低成本、更低功耗或更高性能。作為支持即插即用型FPGA設計的互聯(lián)策略的一部分，AMBA 4、AXI4規(guī)范的實施，進一步提高了IP重用效率、移植性和可預測性。
　　Kintex-7 FPGA能夠以不同價位提供高信號處理能力和低功耗，從而滿足LTE無線網(wǎng)絡的部署要求。這些器件可以滿足新一代高清3D平板顯示器嚴格的功耗與成本要求。Kintex-7系列也可提供新一代廣播視頻點播系統(tǒng)所需的串行帶寬。
　　秘籍三：Virtex-7支持下一代高帶寬系統(tǒng)
　　2011年6月，Virtex-7的首款產(chǎn)品Virtex-7 485T面世。
　　Virtex-7 FPGA專門針對需要最高性能和最高帶寬連接功能的通信系統(tǒng)進行了精心優(yōu)化，相對前代FPGA系統(tǒng)性能提高兩倍，功耗降低一半。Virtex-7 FPGA 具有200萬個邏輯單元、85Mb內存、6.7Tb-MACS DSP吞吐量、2.8Tb/s串行帶寬以及完全集成的靈活混合信號功能，非常適用于最高性能的無線、有線、廣播基礎設備、航空航天與軍用系統(tǒng)、高性能計算以及ASIC原型設計與仿真應用領域。
　　Virtex-7系列由T、XT和HT器件組成，可滿足不同的市場需求：
　　* Virtex-7T器件具有12.5Gb/s串行連接功能、最高的并行I/O帶寬以及超高端邏輯容量;
　　* Virtex-7XT器件具有更多功能，其中包括13.1Gb/s串行連接功能、更高DSP邏輯比以及更高的模塊RAM邏輯單元比;
　　* Virtex-7HT器件將28Gb/s和13.1Gb/s串行連接功能結合在一起，實現(xiàn)了業(yè)界首款單個FPGA解決方案，可滿足400G通信線路卡需求。
　　秘籍四：ISE 13大幅提升工作效率
　　ISE Design Suite 13設計套件,專門針對最新28nm 7系列FPGA，ISE 13致力于讓客戶最大限度地利用有限的時間和設計資源實現(xiàn)最大的生產(chǎn)力。
　　ISE 13在CORE Generator系統(tǒng)中提供了AXI（Advance extensible Interface）互聯(lián)支持，以構建性能更高的點對點架構。設計團隊如果構建了自己的符合AXI協(xié)議的IP，那么就能利用可選的AXI BFM(總線功能模型)驗證IP仿真AXI互聯(lián)協(xié)議，從而可輕松確保所有接口處理都能正確運行。賽靈思ISE 13還為設計人員帶來了強大的PlanAhead設計環(huán)境和分析工具。PlanAhead提供了一個按鈕式的RTL到比特流（RTL-to-bitstream）的設計流程，該流程擁有全新的、增強的用戶界面和項目管理功能。此外，通過布局規(guī)劃、運行多種不同實現(xiàn)策略，圖形化瀏覽層層次結構，快速時序分析，以及基于模塊的實現(xiàn)方式，PlanAhead軟件可以讓設計人員最大限度地獲益于設計方案。