賽靈思公司宣布，作為公司目標設計平臺最新一步的發(fā)展，賽靈思同時推出六大領域優(yōu)化開發(fā)套件。目標設計平臺是賽靈思公司幫助開發(fā)人員在FPGA 設計時專注于產品創(chuàng)新與差異化的創(chuàng)新理念。這些面向Virtex-6 和 Spartan-6 系列的開發(fā)平臺可大幅縮短實現(xiàn)最佳系統(tǒng)性能所需的時間，同時還確保片上系統(tǒng) (SoC) 開發(fā)階段的低功耗水平。這些最新套件主要針對嵌入式處理、DSP，以及構建要求高速串行連接功能的系統(tǒng)，為設計團隊提供了專門針對設計流程而精心優(yōu)化的工具套件、全功能 IP 以及適合設計人員專業(yè)技術領域的通用的目標參考設計。

賽靈思目標設計平臺幫助客戶在任何層面上開展設計創(chuàng)新

賽靈思平臺市場營銷總監(jiān) Brent Przybus 指出：“每款新套件都提供了經驗證的設計出發(fā)點，設計人員借此可以加速產品上市進程，同時還能獲得他們所需的工具，以確保能專注于產品的創(chuàng)新工作。我們?yōu)樵O計人員提供了全套精心優(yōu)化的開發(fā)資源，可幫助他們快速啟動設計工作，并最大限度地利用 Virtex-6 和 Spartan-6 FPGA 系列的真正創(chuàng)新功能和特性?！?/p>

套件充分利用FPGA器件功能與ISE設計套件創(chuàng)新
上述套件既支持利用 Virtex-6 系列 FPGA 面向高計算強度、高速、高密度 SoC 應用的設計開發(fā)，也支持利用 Spartan-6 系列 FPGA 面向注重性能、尺寸、功耗及成本的應用的設計開發(fā)。每個套件都充分利用上述兩大 FPGA 系列內的重要功能，包括：帶有集成PCI Express® 端點模塊的低功耗高速串行收發(fā)器、集成存儲器控制器，以及具有前加法器和先進控制功能的高級高性能數字信號處理芯片。

ISE設計套件 11.4版本對每個套件都提供支持，為Spartan-6 FPGA設計降低25%的運行時間，為之前發(fā)布的大型、復雜和高度使用的Virtex-6 SOC設計降低30%的運行時間。

所有套件配套提供可擴展的開發(fā)板、全功能的領域專用 IP核、目標參考設計、設計樣例、完整的文檔和線纜等，使設計人員可立即啟動開發(fā)工作。經全面驗證的目標參考設計是每個套件的核心，專門針對其支持的設計領域進行了精心優(yōu)化，而且既可按其原樣直接使用，也可加以修改擴展后再使用。客戶還能獲得源代碼和仿真文件，用于在設計環(huán)境中構建自己的最終應用。

這些套件建立在今年早些時候宣布推出的 Spartan-6 FPGA 和Virtex-6 FPGA 基礎評估套件的基礎之上，隨后賽靈思及其生態(tài)合作伙伴還將推出 DSP和市場專用開發(fā)套件，如 2009 年11 月已推出的 Virtex-6 FPGA 廣播連接套件。

連接功能開發(fā)

連接開發(fā)套件包含目標參考設計，其將 FPGA 內的硬件模塊、賽靈思連接 IP 以及賽靈思聯(lián)盟計劃重要成員Northwest Logic公司的IP完美整合在一起，提供全面可擴展的 PCIe 到 XAUI 或千兆位以太網的橋接器?？蛻艨稍?Virtex-6 FPGA 套件中選擇完全符合 PCIe gen 1 或 gen 2 x1、x2、x4 標準的版本，調整 DMA 設置以優(yōu)化系統(tǒng)帶寬，從外部 DDR3 存儲器中讀/寫數據，并鏈接到系統(tǒng)環(huán)境中的全 XAUI接口。Spartan-6 FPGA 套件幫助設計人員利用完整授權的Northwest Logic DMA引擎IP，將完全符合 PCIe gen 1 標準的接口與千兆位以太網相鏈接。這兩款套件幫助設計人員測量系統(tǒng)帶寬，優(yōu)化設置，以降低主機系統(tǒng)環(huán)境的功耗與成本。預先加載的目標參考設計經過精心優(yōu)化，可展示采用最高運行頻率達 250MHz的四個不同時鐘域的全功能連接系統(tǒng)。

賽靈思Virtex-6 FPGA連接套件

嵌入式開發(fā)

嵌入式開發(fā)套件幫助軟件開發(fā)人員利用與ISE 11.4嵌入式版本一起提供的賽靈思 SDK（軟件開發(fā)套件）環(huán)境立即啟動開發(fā)工作。開發(fā)人員能運行并修改作為目標參考設計一部分提供的代碼樣本，充分利用全面實施的 MicroBlaze® 32 位 RISC 軟處理器內核和全套常見處理器外設，其中包括 UART、多端口存儲控制器 (MPMC)、閃存、三態(tài)以太網 MAC (TEMAC)、通用 IP (GPIO)、I2C/SPI、定時器/中斷控制器及調試端口等。利用作為EDK （嵌入式開發(fā)套件）環(huán)境一部分的外設庫，硬件設計人員可利用基礎系統(tǒng)構建商（BSP）工具修改參考設計，實現(xiàn)性能、功耗或資源優(yōu)化，進一步擴展代碼，優(yōu)化主要功能，確保實施方案充分發(fā)揮 FPGA 資源的優(yōu)勢。

賽靈思Virtex-6 FPGA嵌入式/DSP套件

Tata Elxsi 公司的產品設計服務經理 Santosh R. Kulkarni 指出：“賽靈思 Spartan-6 FPGA 嵌入式設計平臺大幅簡化了我們移植無線壓縮算法軟件到最新低成本 FPGA 技術上的工作。利用帶有 DDR3存儲控制器和千兆以太網的預先驗證的 MicroBlaze 處理器子系統(tǒng)設計，我們在數小時內就能讓軟件在 SP605開發(fā)上啟動并運行起來，而且相對于前代設計而言，我們還實現(xiàn)了 50% 以上的性能提升?！?/p>

賽靈思 Virtex-6 FPGA ML605和Spartan-6 FPGA SP605開發(fā)板

安捷倫科技公司的研究工程師 Nathan Jachimiec 指出：“賽靈思推出的最新 Spartan-6 嵌入式套件給我留下了深刻印象。打開套件，幾分鐘內我就能運行開箱即用的演示并快速評估MicroBlaze處理器子系統(tǒng)的功能，該子系統(tǒng)帶有千兆網絡、視頻接口以及運行速度為 800Mbps 的 Spartan-6 FPGA 硬 DDR3 存儲控制器。開發(fā)板上的 FMC 子卡接口和可定制的嵌入式參考設計將幫助我非常容易地對千兆位級收發(fā)器設計進行界面設定和定義?！?/p>

數字信號處理開發(fā)
借助該數字信號處理開發(fā)套件，運算和硬件開發(fā)人員都能評估在最終應用中可用作構建塊的通用數字信號處理元件的性能及實施類型。每款套件將包含一個針對 Virtex-6 和 Spartan-6 FPGA優(yōu)化的目標參考設計，并可利用 具有System Generator 設計環(huán)境的DSP IP和ISE 設計套件系統(tǒng)版本。

定價與供貨情況
Spartan-6 和 Virtex-6 FPGA嵌入式套件可開始訂購，定價分別為 995美元和 2,495 美元。該套件配套提供完整版的 ISE 設計套件 11.4 嵌入式版本、基于 Eclipse®的軟件開發(fā)環(huán)境以及不受限制的嵌入式IP。

針對Spartan-6 連接套件可立即訂購，定價為 2,495 美元。該套件配套提供完整版的 ISE 設計套件 11.4 嵌入式版本。針對Virtex-6的連接套件將于 2010 年 1 月開始預定，定價為 2,995 美元。該套件配套提供完整版的 ISE 設計套件 11.4 嵌入式版本。

針對Spartan-6 和 Virtex-6 的數字信號處理開發(fā)套件將于 2010 年第一季度開始可預定。

ISE 設計套件 11.4 將作為獨立產品另外提供，邏輯版本的起價為2,995 美元。ISE 設計套件 11.4包括針對Spartan-6 –1L和Spartan-6 –4以及Virtex-6 HXT -3的擴展器件速級支持，同時對兩大系列器件提供新的打包選擇?？蛻艨蓮?strong>賽靈思網站免費下載全功能 30 天評估版本。