本文為2007硅谷AsiaPressTourⅡ報道系列


結(jié)構(gòu)ASIC以后來者的姿態(tài)出現(xiàn)在嵌入式系統(tǒng)市場，建立一個完整的生態(tài)體系是它能否得到認可的關(guān)鍵。

2007年11月26日，結(jié)構(gòu)ASIC的倡導者eASIC和Tensilica公司共同宣布達成合作協(xié)議，eASIC將在其免掩膜費和無訂貨量限制的Nextreme系列產(chǎn)品中免費向客戶提供Tensilica的標準鉆石微處理器以及DSP內(nèi)核，雙方并未透露具體的授權(quán)費用。

eASIC公司CEORonnieVasishta在接受記者采訪時表示，自從2000年前后的網(wǎng)絡泡沫之后，來自新興公司的芯片設計數(shù)量急劇減少，主要原因是由于成本因素。一方面小公司沒有足夠的財力去支持這些設計，從另一方面看，即使是實力雄厚的大公司設計數(shù)量也在減少。這種高成本設計正在阻礙產(chǎn)業(yè)中的技術(shù)創(chuàng)新。

結(jié)構(gòu)ASIC的靈活性正好可以彌補當前占市場主流的ASIC和FPGA所難兼顧的市場需求。eASIC的技術(shù)Nextreme獨特之處在于采用混合定制方法。設計邏輯采用基于SRAM的可編程查尋表LUT，如同F(xiàn)PGA，在上電之后通過比特流來定制。另一方面，連線路由是在工廠里面通過單一過孔層來定制。這種單一過孔層可以不需要昂貴的掩模生產(chǎn)，而采用直接寫e光束（Direct-WriteeBeam）來實現(xiàn)。大規(guī)模生產(chǎn)時候，也可以采用單層掩模。其他ASIC技術(shù)和FPGA在實現(xiàn)邏輯單元編程和布線路由時要么都采用掩模，要么都采用LUT。

eASIC的Nextreme象FPGA那樣用比特流編程邏輯單元，象標準單元技術(shù)那樣用金屬連接實現(xiàn)布線路由。因此，獲得了雙方的長處：類似FPGA的低開發(fā)成本，短制作周期，靈活性；類似標準單元ASIC的高密度、高性能和低單價。

Tensilica的處理器提供了多種選擇，從低功耗、小體積的32位控制器，到高性能的DSP，甚至是多功能音頻處理器。近日發(fā)布的第二代鉆石系列處理器提供更多新特性，包括增加的乘法和除法運算單元、對硬件進行優(yōu)化以降低30%的存儲器功耗以及可選的基于AXI的AMBA總線轉(zhuǎn)接橋。

結(jié)構(gòu)ASIC正在得到處理器IP公司的青睞。在和Tensilica合作之前，eASIC已經(jīng)在Nextreme90nm系列產(chǎn)品中應用了ARM926EJ處理器。在當時雙發(fā)的協(xié)議聲明中表示，這次合作是首次將32位處理器內(nèi)核應用在可配置結(jié)構(gòu)上。

eASIC的Nextreme結(jié)構(gòu)圖