納米IC設(shè)計面臨多方挑戰(zhàn)拋出“四維”新說
設(shè)計自動化大會的小組討論吸引了來自全球最大的EDA用戶的一些代表,談?wù)摰闹攸c常常轉(zhuǎn)向工藝可變性的影響,但是,設(shè)計成本、芯片密度和電源管理也引起了代表們的高度關(guān)注。
在題為“IC納米競賽”的討論中,主持人、Mentor Graphics的主席兼首席執(zhí)行官Wally Rhines,要求與會者描述“電子行業(yè)所面臨的最重要問題”,包括來自ST、英特爾、TI、三星和TSMC的小組代表開始了討論。
“我最大的擔心是65nm、45nm、32nm工藝節(jié)點的可變性問題,”三星電子的副總裁Ho-Kyu Kang說,“關(guān)鍵設(shè)計規(guī)則每隔一年就收縮30%,但是,可變性卻沒有按照相同的規(guī)則收縮,所以,隨著設(shè)計規(guī)則的收縮,可變性就越來越大?!盨T公司預測在45nm以下節(jié)點會出現(xiàn)設(shè)計工具解決方案的“青黃不接”的局面,ST公司中央CAD副總裁Philippe Magarshack說:“我們一方面要解決受限設(shè)計規(guī)則(RDR)的問題,另一方面,要尋求各種辦法預測系統(tǒng)的可變性,并在設(shè)計中加以解決,而不是僅僅留出設(shè)計余量?!?
在先進的工藝節(jié)點,Magarshack補充說,模擬和RF設(shè)計將更具有挑戰(zhàn)性;較低的器件工作電壓會引起對功率的擔憂;而復雜性將增長。他說,所需要的是通過聚集包括系統(tǒng)級設(shè)計、硬件/軟件協(xié)同驗證和虛擬原型的一個“生態(tài)系統(tǒng)”,來減輕設(shè)計的復雜性。
根據(jù)TI公司硅技術(shù)開發(fā)副總裁Dennis Buss的介紹,整個行業(yè)目前面臨的最大挑戰(zhàn)是定制設(shè)計的成本高昂,由于設(shè)計成本大約有5000萬美元,他說:“小批量生產(chǎn)的ASIC將成為歷史。”成本受到電源管理需求、參數(shù)變化和包括模擬元件的系統(tǒng)級芯片集成等因素的重要影響,他補充說。
“我認為將來面臨的挑戰(zhàn)是架構(gòu)、設(shè)計和工藝技術(shù)的協(xié)同開發(fā)問題,”Buss表示,由于目前需要應(yīng)對電源管理、可變性和模擬/RF集成等相互交織的問題,保持開發(fā)過程相互獨立是不可行的。
英特爾公司低功耗IA和技術(shù)組副總裁兼總經(jīng)理Gadi Singer概要介紹了納米設(shè)計面臨的4個主要挑戰(zhàn):一是日益增加的密度,會導致邏輯容量巨大;二是復雜性日益增加,例如多電源域技術(shù);三是計算和通信的融合,創(chuàng)造了低功耗的需求;四是上市時間面臨的挑戰(zhàn)。
為了解決這些問題,EDA供應(yīng)商要開展“四維”之戰(zhàn),Singer說,第一維是轉(zhuǎn)向更高層次的抽象;第二維是讓全部平臺“靠邊站”;第三維是可制造性設(shè)計(DFM);第四維是“時間”,即更快的設(shè)計周轉(zhuǎn)時間。
事情并沒這么壞,TSMC設(shè)計和技術(shù)平臺的副總裁Fu-Chieh Hsu說:“類似電源、設(shè)計成本和集成等問題都可以成功地得到解決,如果我們持續(xù)與制造商、客戶、IP供應(yīng)商和EDA提供商協(xié)力合作的話。”
盡管面對這些挑戰(zhàn),小組討論的參與者都表示,他們正在開展65nm設(shè)計,并將在今年晚些時候或明年開展45nm原型設(shè)計。
小組討論中的一個話題是受限設(shè)計規(guī)則(RDR),它被許多觀察家視為未來45nm和32nm的技術(shù)趨勢。但是,RDR不會取代對DFM的需求,參與小組辯論的專家表示。
“我們已經(jīng)采用RDR有很長時間了,它們只是更為嚴格的限制而已,”TI的Buss說,“但是,你要小心,怎樣才能把多個門(注釋:原文為poly)放在同一方向或把引腳間隔設(shè)置得不要太寬以免浪費面積?”更嚴格的設(shè)計規(guī)則,他強調(diào)說,還必須讓設(shè)計工程師隨著采用更小的工藝節(jié)點,能夠設(shè)計出面積更小的芯片。
“對DFM的投資絕對是必不可少的,”英特爾的Singer說。在英特爾,他表示,DFM包括設(shè)計規(guī)則、建模、光學接近校正(OPC)。Singer和其它發(fā)言人都注意到了基于模型的DFM的重要性。
然而,對于是否需要統(tǒng)計時序分析工具,卻引發(fā)了一些辯論?!敖y(tǒng)計時序是個好點子,只要你不把某種變化當成是具有統(tǒng)計特性的變化,”TI的Buss說,“大概只有一件事情是真正具有統(tǒng)計意義的,那就是隨機摻雜波動;至于其它對象,統(tǒng)計時序可能會給出錯誤的答案。”
“在現(xiàn)實生活中,我認為無法精確預測溫度和電壓的變化,”ST的Magarshack說,“我們可能采取統(tǒng)計方法來補償這些未知的變化?!?
小組討論一致認為,電源是65nm和45nm的關(guān)鍵問題,然而,Singer表示,電源目前與其它設(shè)計流程是分別運行的。所需要的是,他說,要讓電源管理從架構(gòu)級就開始介入,直到物理層面?!安捎靡惑w化設(shè)計流程是至關(guān)重要的,最終會得到正確的結(jié)果,”他說。
許多參與小組討論的專家表示,電子系統(tǒng)級(ESL)設(shè)計將是65nm和45nm設(shè)計領(lǐng)域最有發(fā)展前途的技術(shù)?!半娮有袠I(yè)具備很強的RTL到GDSII系統(tǒng)設(shè)計能力,但是,我們已經(jīng)沿用至今達20年之久,”Singer表示,“ESL絕對是解決未來更為復雜設(shè)計問題的必不可少的工具?!?