由于當前大部分系統(tǒng)都集成了多個IC，而且常常在尺寸方面有著比較嚴格的要求，因此通過減少引腳和跡線數(shù)量將幫助設(shè)計人員達到產(chǎn)品小型化的目標，并提供額外的功能引腳和/或降低封裝成本。相對IEEE1149.1標準要求預(yù)留四個引腳，IEEE 1149.7僅用兩個引腳就能處理時鐘、控制以及數(shù)據(jù)輸入和輸出。由于不再需要額外的引腳，更低引腳數(shù)配置能夠顯著簡化疊層裸片配置并降低成本，從而推進小型化產(chǎn)品的發(fā)展。IEEE 1149.7還與現(xiàn)有IEEE 1149.1產(chǎn)品和IP具有兼容性，使設(shè)計人員能在不帶來額外成本的情況下順利過渡。

全新IEEE 1149.7標準是IEEE 1149.1的強大擴展，能夠充分滿足SoC架構(gòu)面臨的眾多設(shè)計難題，如多內(nèi)核器件卡的掃描性能、電源域、各種器件連接拓撲以及后臺數(shù)據(jù)傳輸?shù)取榱颂岣叨鄡?nèi)核應(yīng)用的性能，新型標準采用可縮短掃描鏈的芯片級旁路機制，能夠大幅改進調(diào)試體驗。對于功耗敏感型應(yīng)用、尤其是手持終端設(shè)備而言，IEEE 1149.7提供了四種關(guān)斷模式，可在電路板及芯片測試以及應(yīng)用調(diào)試過程中為工程師提供幫助。通過引入星形拓撲來補充標準的串行拓撲，設(shè)計人員能輕松管理多芯片架構(gòu)，因為物理設(shè)備間的連接已獲得大幅簡化。后臺數(shù)據(jù)傳輸可為發(fā)送儀表數(shù)據(jù)提供一種業(yè)界標準的方法，從而提高了SoC器件的可視性。

作為開發(fā)原始JTAG測試技術(shù)的重要支持技術(shù)，全新的IEEE 1149.7標準進一步發(fā)揚了TI廣泛的掃描技術(shù)優(yōu)勢。在IEEE 1149.1標準中，TI率先推出了基于掃描的仿真與XDS系列仿真器技術(shù)，可通過直接與處理器通信實現(xiàn)對所有片上功能的非介入式可視化，從而顯著降低調(diào)試成本與難度。對于IEEE 1149.7，TI充分利用其在兼容性產(chǎn)品方面的技術(shù)與經(jīng)驗優(yōu)勢，在降低引腳數(shù)的同時還提供新功能，同時又不會影響目前基于IEEE 1149.1的系統(tǒng)運行。IEEE 1149.7標準預(yù)計將于2009年第一季度獲得批準。