FD SOI與FinFET的先進(jìn)節(jié)點(diǎn)之戰(zhàn)
掃描二維碼
隨時(shí)隨地手機(jī)看文章
“SOI技術(shù)高峰論壇”于2013年10月中旬在上海舉辦,重點(diǎn)討論了FD SOI的現(xiàn)狀和前景。中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所所長、中國科學(xué)院院士、本次會(huì)議的聯(lián)席主席王曦主持了論壇。
FD SOI的核心:滿足智能手持設(shè)備的需求
FD SOI支持者們經(jīng)常問的一個(gè)問題是:在不久的將來,什么工藝技術(shù)可以更好地滿足諸如智能手機(jī)、平板電腦等超大市場規(guī)模智能手持設(shè)備應(yīng)用的持續(xù)發(fā)展?這些應(yīng)用呈現(xiàn)的趨勢是價(jià)格下降、功耗下降而性能不斷提高,相應(yīng)地對(duì)內(nèi)部使用的集成電路,尤其是超高集成度的IC,提出了相同的要求。
按照IBS主席和CEO Handel Jones在“SOI技術(shù)高峰論壇”上的闡述,幾年前推出的FD SOI當(dāng)時(shí)被忽略而現(xiàn)在開始被重視的主要原因就在于此:能更好的為智能手機(jī)等應(yīng)用提供可持續(xù)性的技術(shù)支持。
他認(rèn)為Intel16/14nm FinFET 與20nm體硅CMOS相比看不出明顯面積降低。“該節(jié)點(diǎn)技術(shù)是否能成為主流技術(shù)可能會(huì)受到中國用戶的影響,”在他分析完中國已成為移動(dòng)電話、電腦、電視、數(shù)字相機(jī)的主要生產(chǎn)國后表示,“同時(shí),未來的7nm和10nm技術(shù)可能更多地應(yīng)用于高性能服務(wù)器等領(lǐng)域,而對(duì)于移動(dòng)電話應(yīng)用,F(xiàn)inFET不一定是28nm或者20nm 以下唯一的解決方案,更不一定是最好的解決方案?!?
FD SOI的優(yōu)勢到底在哪里?
首先,從SOI的物理結(jié)構(gòu)來看,其硅+絕緣層+硅襯底的形態(tài)決定了可以減小器件的寄生電容,減小漏電,從而降低功耗并提高器件的性能。
而FD SOI由于其頂層的硅層厚度減薄至5-10nm,進(jìn)一步提高了整體的性能,但同時(shí)也增加了晶圓的制造難度。
其次,是制造成本。相對(duì)于上述的基本原理來講,這一點(diǎn)更是業(yè)界所討論的熱門話題。
圖1給出了基于體硅CMOS和FinFET工藝技術(shù)的每百萬門的成本,清晰的呈現(xiàn)出若采用這些工藝,從20nm節(jié)點(diǎn)開始,成本開始出現(xiàn)不降反升的局面。這一點(diǎn),已得到半導(dǎo)體產(chǎn)業(yè)鏈的廣泛認(rèn)同。
圖1:體硅CMOS和FinFET成本分析圖。
“FD SOI在28nm具有成本競爭性,而在20nm節(jié)點(diǎn)上則具有成本優(yōu)勢?!盝ones總結(jié)到。
圖2是28nm和20nm體硅HKMG和FD SOI,以及16/14nm FinFET晶圓制成品的成本分析:
圖2:不同工藝節(jié)點(diǎn)兩種工藝的晶圓制成品成本分析。
值得注意的是他在現(xiàn)場分析的另外5張晶圓制成品成本的細(xì)分圖(圖3、4、5、6、7)。FD SOI裸晶圓的成本由28nm至20nm一直保持在500美元/片,而體硅裸晶圓的成本盡管有微小變化,但價(jià)格基本穩(wěn)定在128美元/片左右。
受惠于FD SOI仍然采用平面架構(gòu),隨著時(shí)間的推移,其價(jià)格優(yōu)勢從設(shè)備折舊、維護(hù)等領(lǐng)域開始逐漸體現(xiàn)。這是FD SOI具備成本優(yōu)勢和持續(xù)發(fā)展性的關(guān)鍵所在。
圖3:28nm FD SOI晶圓成本細(xì)分圖,裸晶圓成本為500美元。
圖4:28nm體硅金屬柵極(BULK HKMG)CMOS晶圓成本細(xì)分圖
成本、成本、還是成本
這成為本峰會(huì)討論的熱點(diǎn)之一。
業(yè)界的一種支持聲音來源于FD SOI可以有效地延長被認(rèn)為是主流節(jié)點(diǎn)的28nm平面工藝的生命周期。
“FD SOI晶圓的成本應(yīng)該從目前的500美元/片降至380美元/片,甚至更低。”武漢新芯集成電路制造有限公司CEO楊士寧博士在其演講中呼吁到。
而作為FD SOI晶圓的主要供應(yīng)商之一的Soitec公司的全球商業(yè)戰(zhàn)略開發(fā)高級(jí)副總裁Steve Longoria回應(yīng)到:盡管受FD SOI超薄硅層的限制,降低該晶圓的價(jià)格有難度,但Soitec愿意與中國企業(yè)合作降低晶圓的成本。
從業(yè)界的角度看,F(xiàn)D SOI晶圓的制造難度受其硅層厚度一致性誤差的嚴(yán)格要求,成本在短時(shí)間內(nèi)實(shí)現(xiàn)大幅下降挑戰(zhàn)巨大,但同樣重要的另一個(gè)因素是對(duì)FD SOI晶圓的需求量,量大則會(huì)帶動(dòng)晶圓成本的下降。
“工藝技術(shù)在不斷發(fā)展,對(duì)于更先進(jìn)的節(jié)點(diǎn),現(xiàn)在我們并不確定在某一節(jié)點(diǎn)上技術(shù)會(huì)如何發(fā)展,而當(dāng)我們更關(guān)注成本和性能時(shí)就需要新的思路。對(duì)于移動(dòng)手機(jī)等應(yīng)用,從功耗和成本上看,需要FD SOI技術(shù)?!盜BS的Jones一直在堅(jiān)持他的觀點(diǎn)。
圖5:20nm FD SOI晶圓成本細(xì)分圖
圖6:20nm體硅金屬柵極(BULK HKMG)CMOS晶圓成本細(xì)分圖
FD SOI和FinFET的關(guān)系
“我認(rèn)為其是互補(bǔ)關(guān)系,”IBM是SOI技術(shù)的主要倡導(dǎo)者之一,該公司首席技術(shù)專家Rama Divakaruni明確表示,“工藝發(fā)展路線圖很重要的一個(gè)因素是價(jià)格,但在這方面,通常經(jīng)過2、3年的爭論后必定平穩(wěn),但我們必須要有一些預(yù)測,也許有風(fēng)險(xiǎn)。一些破壞性的創(chuàng)新通常在下一個(gè)10年中取得重大進(jìn)展。”
但他同時(shí)也承認(rèn)在與一些代工廠的溝通中,部分企業(yè)沒有足夠的資源同時(shí)做兩個(gè)工藝。從這個(gè)角度上看,競爭關(guān)系應(yīng)該更準(zhǔn)確。
[!--empirenews.page--]
圖7:16/14nm FINFET晶圓成本細(xì)分圖
3D時(shí)代的可持續(xù)性?
那么,當(dāng)工藝節(jié)點(diǎn)不得不走入3D時(shí)代時(shí),F(xiàn)D SOI是否又具有可持續(xù)發(fā)展性?
圖8是Divakaruni演示的一張分別采用體硅絕緣層和氧化絕緣層的示意圖。很明顯地,氧化絕緣層架構(gòu)更加完整地呈現(xiàn)出矩形的結(jié)構(gòu),也就是說,更能發(fā)揮出3D半導(dǎo)體架構(gòu)的性能優(yōu)勢。
圖8:不同絕緣層的結(jié)構(gòu)圖分析。
這種架構(gòu)可以延伸到包括14nm、10nm和7nm的SOI FinFET路線圖,盡管他們目前基本還處于預(yù)研階段。
IBM的研究結(jié)果證實(shí)了SOI FinFET至少可延伸至7nm節(jié)點(diǎn),而EUV將成為7nm節(jié)點(diǎn)的更大挑戰(zhàn)。
“FD SOI的一個(gè)顯著的優(yōu)勢在于它可以以很低的風(fēng)險(xiǎn)將平面制造工藝由28nm延長至14nm節(jié)點(diǎn)甚至10nm?!盨oitec的Longoria說,“FinFET結(jié)構(gòu)將從FD SOI襯底獲得益處?!睆乃挠^點(diǎn)來看,采用FD SOI技術(shù),業(yè)界就不需要太過匆忙地轉(zhuǎn)向3D架構(gòu)。
來自SEH先進(jìn)晶圓技術(shù)和發(fā)展部常務(wù)副總經(jīng)理Nobuhiko Noto則分享了SOI晶圓硅層厚度一致性誤差的變化圖(圖9)。
圖中顯示,當(dāng)進(jìn)入到Fin SOI時(shí)代,其制造誤差余量將為±1.5nm,大大優(yōu)于FD SOI時(shí)代的±0.5nm。也就是說,晶圓制造的難度會(huì)有所降低。
圖9:SOI晶圓硅層厚度余量的變化。
中國代工業(yè)的機(jī)遇?
這實(shí)際上是本次高峰論壇的核心。
STMicroelectronics是全面采用FD SOI工藝的代表企業(yè),其部分產(chǎn)品也通過GlobalFoundries采用FD SOI工藝代工,生產(chǎn)面向移動(dòng)電話應(yīng)用的微處理器等產(chǎn)品。業(yè)界普遍認(rèn)為也正是因?yàn)檫@點(diǎn),使該公司具備了發(fā)展其業(yè)務(wù)的核心點(diǎn)。該公司的代表認(rèn)為工藝由2D不得不轉(zhuǎn)至3D的節(jié)點(diǎn)應(yīng)該在7nm,而在14nm和10nm,平面工藝仍會(huì)繼續(xù)存在。
戴偉民博士,芯原股份有限公司董事長兼總裁,本次會(huì)議的聯(lián)席主席主持了圓桌論壇環(huán)節(jié)。該公司也是“SOI技術(shù)高峰論壇”的三家主辦單位之一,另兩家分別是SOI產(chǎn)業(yè)聯(lián)盟和中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所。
作為本土代工企業(yè)的代表,中芯國際(SMIC)的舉動(dòng)一定會(huì)在公眾的視線之中?!拔覀冏罱M(jìn)行了4個(gè)月有關(guān)SOI技術(shù)的比較,在28nm和20nm上與IBS分享的數(shù)據(jù)相近,”中芯國際技術(shù)研發(fā)執(zhí)行副總裁李序武表示,“FD SOI是具有發(fā)展?jié)摿Φ募夹g(shù)。突破點(diǎn)在于用戶是否接受?另一個(gè)問題是IP。成本和可制造性我們更加關(guān)注?!?
“FD SOI的發(fā)展不僅僅只關(guān)于性能、功耗,還涉及到資本市場,因?yàn)檫€具有一定的風(fēng)險(xiǎn)性。如果SMIC開發(fā)FD SOI工藝,也需要本土Fabless廠商同等的承諾,承擔(dān)一定的風(fēng)險(xiǎn),”他說到,“SMIC并不是一定要先得到合同,也可以提前行動(dòng)?!?
來自中國科學(xué)院微電子研究所的閆江則拋出了另一個(gè)問題和答案?!罢l會(huì)先行動(dòng)?第三方會(huì)先行動(dòng)。這是個(gè)復(fù)雜的項(xiàng)目,對(duì)于中國來說是個(gè)很好的項(xiàng)目,因?yàn)槲覀冊(cè)谶@上需要冒險(xiǎn),”他陳述到,“誰是第三方?中央政府或是地方政府?!?
魏少軍教授,中國半導(dǎo)體01項(xiàng)目組組長、中國半導(dǎo)體設(shè)計(jì)分會(huì)理事長,是參與本高峰論壇的重量級(jí)嘉賓之一。
“應(yīng)該從用戶的角度上來看這個(gè)問題。目前,國內(nèi)Fabless對(duì)工藝的支持不夠,受境外的影響較大。Intel開發(fā)FinFET用了18年,目前看有3至4個(gè)季度的延遲,到時(shí)FinFET的產(chǎn)能有限,”他強(qiáng)調(diào)到,“5年內(nèi)國內(nèi)Fabless可能難獲得先進(jìn)FinFET節(jié)點(diǎn)產(chǎn)能。同時(shí),晶圓廠應(yīng)該教育Fabless,提供先進(jìn)的技術(shù)?!?
他并沒有直接參與到圓桌論壇中,但現(xiàn)場向來自海思、大唐等與會(huì)IC設(shè)計(jì)公司代表發(fā)問:“什么是風(fēng)險(xiǎn)?是到時(shí)有些代工廠無法支持你們所需要的產(chǎn)能。”
來自SOI聯(lián)盟的執(zhí)行董事、本次會(huì)議的聯(lián)席主席Horacio Mendez更像是給與會(huì)者吃定心丸?!拔覀冃枰町惢?,但又不能太冒風(fēng)險(xiǎn)。STMicroelectronics的技術(shù)突破使FD SOI的應(yīng)用更加成熟。”他說到,“目前,來自全球的三個(gè)主要SOI晶圓供應(yīng)商可提供100萬片晶圓,在一年內(nèi)可增加至200萬片,供應(yīng)上沒有問題?!?
FD SOI是否會(huì)成為中國代工業(yè)的重大機(jī)遇?暫時(shí)還沒有答案。如何營造中國FD SOI生態(tài)鏈將決定其發(fā)展命運(yùn)。
“FD SOI與FinFET并不對(duì)立。FD SOI是2D 全耗盡技術(shù)而FinFET是3D全耗盡技術(shù)。ST已經(jīng)證明了FD SOI 28nm在智能手機(jī)應(yīng)用處理器上與體硅CMOS 20nm 相比在性能和功耗上的優(yōu)勢,以及FD SOI 14nm在今后兩年內(nèi)的可行性。IBM也展示了FinFET on SOI 與FinFET on bulk相比在成本上的優(yōu)勢。FD SOI將為FinFET on SOI開道鋪路。FD SOI和FinFET on SOI可能會(huì)成為中國芯片代工業(yè)和智能手機(jī)/平板電腦產(chǎn)業(yè)彎道超車的歷史機(jī)遇。”這是戴偉民的觀點(diǎn)。