鰭式電晶體(FinFET)制程將帶動(dòng)新一波半導(dǎo)體設(shè)備投資熱潮。由于FinFET導(dǎo)入立體式電晶體結(jié)構(gòu)，使得晶圓制程中的蝕刻和缺陷檢測(cè)復(fù)雜度較以往大幅攀升，因此包括科林研發(fā)(Lam Research)和東京威力科創(chuàng)(TEL)等半導(dǎo)體設(shè)備大廠已積極加碼研發(fā)支出，甚至發(fā)動(dòng)購(gòu)并攻勢(shì)，以強(qiáng)化設(shè)備性能，滿足FinFET制程要求。

工研院IEK系統(tǒng)IC與制程研究部研究員蕭凱木認(rèn)為，微影技術(shù)將是半導(dǎo)體產(chǎn)業(yè)再往下跨入10奈米世代的關(guān)鍵，相關(guān)的EUV或E-beam方案?jìng)涫懿毮俊?br>工研院IEK系統(tǒng)IC與制程研究部研究員蕭凱木表示，一線晶圓廠正全速推動(dòng)16或14奈米(nm)立體式FinFET制程，期以立體電晶體結(jié)構(gòu)增加閘極通道的源極(Source)面積，改善晶片漏電流問(wèn)題。然而，電晶體轉(zhuǎn)向立體結(jié)構(gòu)也帶來(lái)全新設(shè)備與技術(shù)需求，除了化學(xué)機(jī)械研磨(CMP)部分制程尚可沿用外，包括黃光(Photolithography)、蝕刻、薄膜沉積(Thin Film Deposition)、擴(kuò)散(Diffusion)和缺陷檢測(cè)設(shè)備均須一定程度的改造，因而刺激半導(dǎo)體供應(yīng)鏈業(yè)者不斷擴(kuò)大投資。

其中，晶圓蝕刻與缺陷檢測(cè)制程系當(dāng)前亟須改良的重點(diǎn)，可謂實(shí)現(xiàn)FinFET電晶體結(jié)構(gòu)的關(guān)鍵環(huán)節(jié)。蕭凱木指出，目前包括Lam Research、TEL、科磊(KLA-Tencor)和漢微科等半導(dǎo)體設(shè)備廠均不惜投注大筆研發(fā)資金，甚至研擬購(gòu)并策略以發(fā)展新一代解決方案，協(xié)助臺(tái)積電、聯(lián)電、格羅方德(GLOBALFOUNDRIES)與三星(Samsung)在2015年順利推出FinFET制程。

事實(shí)上，傳統(tǒng)平面電晶體制程從微米一路演進(jìn)至奈米，僅是漸進(jìn)式創(chuàng)新，每世代制程節(jié)點(diǎn)對(duì)設(shè)備的要求雖更加精細(xì)，但不至于完全扭轉(zhuǎn)相關(guān)業(yè)者的設(shè)計(jì)概念；相較之下，16/14奈米FinFET則是破壞式創(chuàng)新，不僅電晶體密度倍增讓晶圓各段制程技術(shù)復(fù)雜化，三維(3D)電晶體結(jié)構(gòu)更將增加繁復(fù)的蝕刻步驟，并為閘極特性測(cè)試和臨界尺度(Critical Dimension)控制帶來(lái)極度嚴(yán)峻的挑戰(zhàn)，大幅度的設(shè)備改良已成產(chǎn)業(yè)界的當(dāng)務(wù)之急。

蕭凱木強(qiáng)調(diào)，隨著FinFET牽動(dòng)半導(dǎo)體設(shè)備技術(shù)革命，全球前兩大蝕刻設(shè)備供應(yīng)商--Lam Research和TEL，皆以旗下專精的蝕刻技術(shù)為核心開(kāi)始向外擴(kuò)張至其他產(chǎn)品線，以打造完整的FinFET上下游制程設(shè)備陣容。其中，Lam Research更發(fā)揮近年購(gòu)并諾發(fā)(Novellus)和SEZ等半導(dǎo)體設(shè)備業(yè)者的成效，組織一套立體式電晶體蝕刻、清洗和制程控制的解決方案，將有助提升FinFET晶圓制作速度與良率。

至于晶圓缺陷檢測(cè)方面，在進(jìn)入16/14奈米FinFET后，電晶體線寬急遽微縮且形成三面立體結(jié)構(gòu)，已使傳統(tǒng)光學(xué)檢測(cè)掃描失敗率大增，須搭配解析度更高的電子束(E-beam)檢測(cè)機(jī)臺(tái)，才能補(bǔ)強(qiáng)晶圓缺陷檢測(cè)流程，避免影響最終晶圓產(chǎn)出品質(zhì)與可靠度。如臺(tái)灣漢微科，即挾獨(dú)特的高速跳躍式電子束檢測(cè)技術(shù)，在眾多美日設(shè)備大廠環(huán)伺的市場(chǎng)中異軍突起，并持續(xù)研發(fā)解析度達(dá)2奈米以下的晶圓檢測(cè)方案，搶攻FinFET商機(jī)。

不過(guò)，蕭凱木認(rèn)為，現(xiàn)階段電子束檢測(cè)吞吐量仍遠(yuǎn)不及傳統(tǒng)光學(xué)方案，而晶圓停留在Fab的時(shí)間愈長(zhǎng)，晶圓代工成本就愈高；在多重光束(Multi Column)電子束技術(shù)尚未成熟之際，晶圓廠勢(shì)將采用雙管齊下的策略，以掃描速度較快的光學(xué)設(shè)備為主，再搭配少量電子束機(jī)臺(tái)專攻晶圓關(guān)鍵層(Critical Layer)檢測(cè)，從而兼顧量產(chǎn)經(jīng)濟(jì)效益與產(chǎn)品品質(zhì)，因此可預(yù)見(jiàn)未來(lái)幾年半導(dǎo)體供應(yīng)鏈設(shè)備資本支出將持續(xù)翻升。