個(gè)人電腦(PC)中央處理器(CPU)整合時(shí)脈勢(shì)不可當(dāng)，導(dǎo)致傳統(tǒng)獨(dú)立時(shí)脈晶片商面臨收益威脅，且時(shí)序市場(chǎng)競(jìng)爭(zhēng)激烈，無(wú)單一廠商可通吃市場(chǎng)，芯科實(shí)驗(yàn)室(Silicon Labs)正積極透過創(chuàng)新的微機(jī)電系統(tǒng)(MEMS)技術(shù)突顯產(chǎn)品差異化，并藉收購(gòu)SpectraLinear擴(kuò)大旗下頻率控制和時(shí)脈產(chǎn)品線涵蓋范疇，使時(shí)序市場(chǎng)競(jìng)爭(zhēng)更加白熱化。
芯科實(shí)驗(yàn)室時(shí)序產(chǎn)品總經(jīng)理Mike Petrowski表示，CPU整合時(shí)脈蔚然成風(fēng)，加上廠商各據(jù)一方，并無(wú)任何廠商能掌握所有市場(chǎng)，時(shí)脈供應(yīng)商必須強(qiáng)化旗下產(chǎn)品線的性價(jià)比，以及提供廣泛的振蕩器與時(shí)脈產(chǎn)品，才有機(jī)會(huì)掌握更多的客戶源。  

芯科實(shí)驗(yàn)室時(shí)序產(chǎn)品總經(jīng)理Mike Petrowski預(yù)估，2011年芯科實(shí)驗(yàn)室將觸角延伸至中低階市場(chǎng)后，時(shí)序產(chǎn)品的營(yíng)收貢獻(xiàn)比重可望上看約10%。
有別于過去僅鎖定高階、高效能市場(chǎng)，芯科實(shí)驗(yàn)室已分別藉由專利的DSPLL、MultiSynth技術(shù)提升高效能及中階時(shí)序解決方案的產(chǎn)品差異性，透過整合離散元件提供更小體積、更低成本及更低耗電量的方案。此外，該公司更憑藉購(gòu)并SpectraLinear新增一百多款時(shí)脈產(chǎn)生器和時(shí)脈分配器，擴(kuò)展時(shí)脈產(chǎn)品組合，可滿足對(duì)成本敏感、有大量生產(chǎn)需求的消費(fèi)性、工業(yè)、通訊和嵌入式領(lǐng)域的應(yīng)用需求。  

芯科實(shí)驗(yàn)室將營(yíng)運(yùn)版圖延伸至中低階時(shí)序市場(chǎng)，勢(shì)必對(duì)既有時(shí)序供應(yīng)商造成不小的威脅，尤其2010年5月，該公司更收購(gòu)新創(chuàng)公司Silicon Clocks，將MEMS時(shí)脈模組與標(biāo)準(zhǔn)互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)晶片整合，可望省去采用獨(dú)立時(shí)序晶片，一旦量產(chǎn)成功，勢(shì)必引發(fā)產(chǎn)業(yè)界不小震撼。再加上該公司正積極透過網(wǎng)路客制化元件，縮短交貨時(shí)間，減少供應(yīng)鏈壓力，標(biāo)榜兩周內(nèi)可完成交貨。Petrowski強(qiáng)調(diào)，過去時(shí)序供應(yīng)商提供的客制化比重不高，尤其是經(jīng)由網(wǎng)站達(dá)成客制化，芯科實(shí)驗(yàn)室將扮演產(chǎn)業(yè)界領(lǐng)頭羊的角色，成為半導(dǎo)體業(yè)界的亞馬遜網(wǎng)路書店(Amazon.com)，提供網(wǎng)路下單與交貨便捷服務(wù)。  

芯科實(shí)驗(yàn)室大張旗鼓部署旗下產(chǎn)品、市場(chǎng)與通路策略，充分展現(xiàn)其在時(shí)序市場(chǎng)的雄心，Petrowski預(yù)期，芯科實(shí)驗(yàn)室于2010年的時(shí)序產(chǎn)品銷售量成長(zhǎng)70%，盡管歷經(jīng)金融海嘯，2009年仍較2008年成長(zhǎng)30%，預(yù)期2011年將再出現(xiàn)二位數(shù)的成長(zhǎng)，目標(biāo)是在2014年成為第二大時(shí)序產(chǎn)品供應(yīng)商。  

芯科實(shí)驗(yàn)室新增的時(shí)脈產(chǎn)生器和緩沖器產(chǎn)品，具有低功耗、最小尺寸和頻率彈性，主要針對(duì)400MHz以下對(duì)成本敏感的應(yīng)用。該公司稱，該系列時(shí)脈產(chǎn)生器較其他同類的時(shí)脈產(chǎn)品耗電量低20～40%，顯著延長(zhǎng)可攜式應(yīng)用的電池壽命。同時(shí)該系列時(shí)脈產(chǎn)生器的封裝尺寸亦較競(jìng)爭(zhēng)對(duì)手小30%，單輸出和雙輸出封裝的最小尺寸為1.8毫米×2毫米，成為空間受限的可攜式和消費(fèi)性應(yīng)用的理想選擇。此外，該公司日前再推出透過專利DSPLL技術(shù)開發(fā)的高整合度四個(gè)獨(dú)立鎖相回路(PLL)單晶片時(shí)脈晶片。