近日臺(tái)積電宣布成功開發(fā)28nm技術(shù)工藝，配合雙╱三閘極氧化層制程，將32nm制程所使用的氮氧化硅/多晶硅材料延伸至28nm工藝制程，使得半導(dǎo)體可以持續(xù)往先進(jìn)制程技術(shù)推進(jìn)。此一制程技術(shù)的優(yōu)勢(shì)還包括高密度與低六晶體管靜態(tài)隨機(jī)存取內(nèi)存組件、低漏電晶體管、已通過驗(yàn)證的傳統(tǒng)模擬╱射頻╱電子熔線組件、低電阻-電容延遲的低介電質(zhì)銅導(dǎo)線。

現(xiàn)在臺(tái)積電已成功以28nm雙╱三閘極氧化層系統(tǒng)單芯片技術(shù)生產(chǎn)出64MB，良率十分優(yōu)異。此一SRAM的組件尺寸為0.127平方微米，相當(dāng)具有競(jìng)爭(zhēng)力，芯片閘密度高達(dá)每平方公厘390萬個(gè)閘。在SRAMVcc_min、電子熔線及模擬領(lǐng)域的優(yōu)異表現(xiàn)足以證明此制程技術(shù)的可制造性。

600)this.style.width=600;" border="0" />

此一領(lǐng)先的制程技術(shù)再次展現(xiàn)臺(tái)積電在低耗電、高性能制程采用氮氧化硅╱多晶硅材料，提供客戶深具成本效益解決方案的承諾及能力。藉由應(yīng)變硅與極具競(jìng)爭(zhēng)力的氧化層厚度優(yōu)化的氮氧化硅材料所產(chǎn)出的晶體管，與前一世代的45nm制程技術(shù)相較，不但頻率提高25-40%，操作功耗減少30-50%，還擁有低待機(jī)及低操作功耗的優(yōu)勢(shì)。

臺(tái)積電研究暨發(fā)展副總經(jīng)理孫元成博士表示，此一進(jìn)展要?dú)w功于客戶們和TSMC的密切合作?？蛻粜枰褂?8nm技術(shù)來突破半導(dǎo)體應(yīng)用的新范疇，而我們?cè)趧?chuàng)新之路上的不斷精進(jìn)，將有助于半導(dǎo)體產(chǎn)業(yè)的創(chuàng)新者所設(shè)計(jì)的最先進(jìn)應(yīng)用得到落實(shí)?！?BR>