USB總線因其傳輸速度快、占用資源少以及真正的即插即用等諸多優(yōu)點，受到了廣大開發(fā)者的青睞，已經成為很多計算機設備的一種基本配置。目前被廣泛采用的USB設備開發(fā)方案主要有以下兩種(1)利用USB設備端接口芯片加微控制器結構。如國內用的比較多的Philips公司的PDIUSBD12/ISP1581等。(2)采用USB單片機。采用這兩種方案要求開發(fā)者徹底理解USB協議的細節(jié)，并編寫出固件程序。固件的運行要占用微控制器的時間和空間資源，實際通信效率不會很高。也有人用FPGA實現固件的功能，但這種方案開發(fā)和調試的難度很大。本人在實際工作中用FPGA外部直接連接一片USB協議芯片FT245BM，實現了FPGA與PC機的USB通信，該方法不用微控制器，減少了元器件的個數，并且占用FPGA資源很少，FPGA仍然可以實現其他邏輯功能，系統(tǒng)設計的靈活性很大。

關于FT245BM的內部結構及詳細地引腳介紹讀者可以參考其他相關資料，在此僅對與本設計相關的內容作一個介紹。FT245BM內含兩個FIFO數據緩沖區(qū)，一個是128字節(jié)的接收緩沖區(qū)，另一個是384字節(jié)的發(fā)送緩沖區(qū)。它們用作USB 數據與并行I/O口數據的交換緩沖區(qū)。FIFO實現與外界(微控制器、FPGA或其它器件)的接口，主要通過8根數據線D0~D7、讀寫控制線RD#和 WR#以及FIFO發(fā)送緩沖區(qū)空標志TXE#和FIFO接收緩沖區(qū)非空標志RXF來完成數據交互。TXE#為低表示當前FIFO發(fā)送緩沖區(qū)為空，為高表示當前FIFO發(fā)送緩沖區(qū)滿或者正在存儲前一個字節(jié)，禁止向緩沖區(qū)中寫數據。RXF#為低表示當前FIFO的接收緩沖區(qū)非空。RD#信號由低變高將從 FIFO緩沖區(qū)中讀取數據。當RD#變低時將數據送到數據總線。RXF#為高不能從FIFO讀數據。讀寫時序見圖1和圖2。

FT245BM與FPGA的接口電路設計

硬件電路設計

圖3是FT245BM的USB與FPGA的接口電路，FPGA選用ALTERA EPF1K50TC-144，其中D0~D7是FT245BM與FPGA交換數據的數據總線，USB_RD#、USB_WR、USB_TXE#、USB_RXF#是相關的控制總線。