All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布， 其業(yè)界首款可編程SoC級增強型Vivado™設(shè)計套件的最新版本在生產(chǎn)力方面進行了兩大改進。Vivado設(shè)計套件2013.1版本新增了一款以IP為中心的設(shè)計環(huán)境，用以加速系統(tǒng)集成;而其提供的一套完整數(shù)據(jù)庫，則可加速C/C++系統(tǒng)級設(shè)計和高層次綜合(HLS)。

加速IP創(chuàng)建與集成

為了加速在All Programmable FPGA器件中創(chuàng)建高度集成的、復雜的設(shè)計，賽靈思推出了Vivado IP Integrator(IPI)早期試用版本。Vivado IPI可加速RTL、賽靈思IP核、第三方IP核以及C/C++綜合的IP核的集成。Vivado IPI采用ARM® AXI互聯(lián)和IP封裝的IP-XACT元數(shù)據(jù)等業(yè)界標準，能提供智能、結(jié)構(gòu)組裝正確并與賽靈思 All Programmable解決方案協(xié)同優(yōu)化的設(shè)計方案。IP Integrator建立在Vivado 設(shè)計套件的基礎(chǔ)之上，是一款具有器件和平臺意識的互動性、圖形化和可編寫腳本的環(huán)境，能支持具有IP意識的自動化AXI互聯(lián)、單擊IP子系統(tǒng)生成、實時 DRC、接口變更傳播以及強大的調(diào)試功能。針對Zynq™-7000 All Programmable SoC設(shè)計，嵌入式設(shè)計團隊現(xiàn)在能夠更快速地識別、重用并集成軟/硬件IP，滿足雙核ARM處理系統(tǒng)和高性能FPGA架構(gòu)的要求。

Atomic Rules 公司CTO Shep Siegel指出：“Vivado幫助我們大幅提升了可重配置計算平臺與應(yīng)用的開發(fā)生產(chǎn)力。同時，Vivado IPI和7系列器件的完美結(jié)合，也幫助我們加速了開發(fā)進程。賽靈思在芯片技術(shù)和設(shè)計流程方面的創(chuàng)新滿足了我們最終客戶的各種要求， 給我們留下了深刻的印象。”

加速系統(tǒng)級設(shè)計的數(shù)據(jù)庫

為了加速C/C++系統(tǒng)級設(shè)計和高層次綜合(HLS)，賽靈思通過支持業(yè)界標準的浮點math.h運算和實時視頻處理功能，增強了Vivado HLS庫。正在評估Vivado HLS的超過350名活躍用戶和1000多家客戶，現(xiàn)在就可以立即訪問嵌入到OpenCV環(huán)境中的視頻處理功能，實現(xiàn)運行在雙核ARM處理系統(tǒng)上的嵌入式視覺。最終解決方案通過硬件加速能將現(xiàn)有的C/C++算法性能提升100倍之多。同時，Vivado HLS相對于RTL設(shè)計輸入流程而言，可將系統(tǒng)驗證和實現(xiàn)速度提高達100倍。針對Zynq-7000 All Programmable SoC設(shè)計，設(shè)計團隊現(xiàn)在能以更快的速度開發(fā)雙核ARM處理系統(tǒng)的C/C++代碼，同時還能自動加速高性能FPGA架構(gòu)中計算密集型功能的執(zhí)行。