摘要：鏈路dma是在處理器內(nèi)核不干預(yù)的情況下，后臺利用鏈路口高速傳送數(shù)據(jù)的一種機制。ts101是高性能浮點數(shù)字信號處理器，它有８個鏈路ｄｍａ通道，可以在內(nèi)部／外部存儲器和鏈路口之間、鏈路口與鏈路口之間進行多種類型的dma傳輸。文章介紹了鏈路dma及其在雷達信號處理系統(tǒng)中的實際應(yīng)用。 關(guān)鍵詞：ts101；鏈路dma；tcb；轉(zhuǎn)發(fā)１　引言雷達處理過程中大量復(fù)雜信號的處理算法要求信號處理機具有每秒超過百億次的浮點運算能力，如此高的速度在目前的技術(shù)條件下無法用單片ｄｓｐ實現(xiàn)，需要采用多片并行處理技術(shù)才能滿足處理速度的需求。ｔｓ１０１處理器是ａｎａｌｏｇ ｄｅｖｉｃｅｓ公司推出的一種新型高速實時數(shù)字信號處理芯片（ｄｓｐ），其峰值運算能力可達１８億次／秒。ｔｓ１０１采用改進的靜態(tài)超標量流水結(jié)構(gòu)，適用于構(gòu)成各種不同的并行多處理器系統(tǒng)，可以較好的滿足雷達信號處理的要求。在多片ｄｓｐ組成的并行系統(tǒng)中，鏈路口應(yīng)用得到了越來越多的重視，各ｄｓｐ間可通過鏈路口互連解決多處理器之間共同占用總線所產(chǎn)生的數(shù)據(jù)通信瓶頸問題，增強處理器之間的通信能力。鏈路ｄｍａ（ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ）是在處理器內(nèi)核不干預(yù)情況下的后臺高速數(shù)據(jù)傳送機制，其傳輸方式靈活，不占用內(nèi)核的處理時間，因而在雷達信號的并行實時處理系統(tǒng)中尤為重要。本文對ｔｓ１０１中鏈路口的ｄｍａ傳輸方式進行了探討。

２ ｔｓ１０１的鏈路口及鏈路ｄｍａ傳輸２．１ 鏈路口ｔｓ１０１是高性能１２８ｂｉｔ浮點數(shù)字信號處理器（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ?ｄｓｐ）?有四個鏈路口。每個鏈路口由發(fā)送器和接收器兩部分組成，每部分都有一個１２８ｂｉｔ的移位寄存器和一個１２８ｂｉｔ的緩沖寄存器，其結(jié)構(gòu)如圖１所示。每個鏈路口均有８ｂｉｔ數(shù)據(jù)線和ｌｘｃｌｋｉｎ、ｌｘｃｌｋｏｕｔ和ｌｘｄｉｒ（ｘ為鏈路口序號０～３）三個控制引腳，可支持多片ｔｓ１０１處理器間點對點的雙向數(shù)據(jù)傳送。其中ｌｘｄｉｒ 用來指示鏈路口的數(shù)據(jù)流向。ｌｘｃｌｋｉｎ和ｌｘｃｌｋｏｕｔ為鏈路口的時鐘／確認握手信號。數(shù)據(jù)發(fā)送時，ｌｘｃｌｋｏｕｔ為時鐘信號，ｌｘｃｌｋｉｎ為確認信號；數(shù)據(jù)接收時，ｌｘｃｌｋｉｎ為時鐘信號，ｌｘｃｌｋｏｕｔ為確認信號。發(fā)送數(shù)據(jù)時，首先傳輸四字數(shù)據(jù)到鏈路發(fā)送緩沖寄存器ｌｂｕｆｔｘ，再將其復(fù)制到移位寄存器（若移位寄存器為空，此時ｌｂｕｆｔｘ可被寫入新的數(shù)據(jù)），然后以字節(jié)的形式發(fā)送出去（先發(fā)送低字節(jié)），每個字節(jié)在鏈路時鐘的上升沿和下降沿被驅(qū)動和鎖存（ｓｈａｒｃ系列ｄｓｐ只在一個時鐘沿驅(qū)動數(shù)據(jù)）。接收器的移位寄存器為空時，系統(tǒng)將開始接收發(fā)送方傳輸?shù)臄?shù)據(jù)并將其送入移位寄存器，同時驅(qū)動ｌｘｃｌｋｏｕｔ為低。當整個四字到齊后，如果接收緩沖寄存器ｌｂｕｆｒｘ為空，系統(tǒng)會將四字數(shù)據(jù)從移位寄存器復(fù)制到ｌｂｕｆｒｘ，并在數(shù)據(jù)被取走后驅(qū)動其ｌｘｃｌｋｏｕｔ為高，以告訴發(fā)送方接收緩沖寄存器為空，可以準備接收新數(shù)據(jù)。發(fā)送方檢測到ｌｘｃｌｋｉｎ為高后立即進行下一次傳輸。所有的鏈路口都可用于ｔｓ１０１處理器的引導(dǎo)（ｓｈａｒｃ系列只固定某個鏈路口引導(dǎo)）。然而應(yīng)當注意：ｔｓ１０１處理器的鏈路口與ｓｈａｒｃ系列的ｄｓｐ是不兼容的。２．２ 鏈路ｄｍａ鏈路ｄｍａ是在處理器內(nèi)核不干預(yù)的情況下，后臺通過鏈路口高速傳送數(shù)據(jù)的一種機制。ｔｓ１０１有４個鏈路口，每個鏈路口有兩個ｄｍａ通道（一個接收ｄｍａ通道和一個發(fā)送ｄｍａ通道），圖２所示是ｔｓ１０１中ｄｍａ控制器的示意圖。利用ｔｓ１０１的片上ｄｍａ控制器能通過８個專用的鏈路ｄｍａ通道進行各處理器間多種類型的ｄｍａ傳輸。要利用鏈路ｄｍａ在各ｔｓ１０１處理器之間進行通信，必須對鏈路口及其ｄｍａ寄存器進行正確的設(shè)置。其一般過程為：設(shè)置鏈路控制寄存器ｌｃｔｌｘ（ｓｈａｒｃ系列ｄｓｐ一旦設(shè)置該寄存器就啟動ｄｍａ）使能鏈路口ｘ接收或發(fā)送，寫鏈路ｄｍａ的發(fā)送或接收ｔｃｂ（傳輸控制塊）寄存器ｄｃｙ（其中ｙ＝４～１１，當ｙ＝４～７時，ｄｃｙ分別為鏈路口０～３的發(fā)送ｄｍａ通道ｔｃｂ寄存器，當ｙ＝８～１１時，ｄｃｙ分別為鏈路口０～３