Molex 推出用于取代閉端 (CE) 端子的 MUO 2.5 端接連接器。該連接器不僅可為 OEM 縮短電纜的裝配時(shí)間,而且還可改善可靠性及減少加工時(shí)間。
在芯片制造之前, SoC芯片功能正確性驗(yàn)證占用了整個(gè)項(xiàng)目70%的EDA軟件使用資源,這一需求促進(jìn)了數(shù)據(jù)中心的增長(zhǎng)。運(yùn)行于ARM服務(wù)器的Xcelium仿真可帶來(lái)功耗顯著降低和仿真容量的顯著提升,可執(zhí)行高吞吐和長(zhǎng)周期測(cè)試,縮減了整個(gè)SoC驗(yàn)證的時(shí)間和成本。
全球領(lǐng)先的半導(dǎo)體解決方案供應(yīng)商瑞薩電子株式會(huì)社子公司Intersil今天宣布,推出業(yè)內(nèi)首款針對(duì)使用可反轉(zhuǎn)USB Type-C™連接器的平板電腦、超極本、移動(dòng)電源和其他移動(dòng)設(shè)備的降壓-升壓穩(wěn)壓器---ISL95338。
Skyworks 推出了 SKY66403-11,一款新的 2.4 Ghz 完全集成的 RF 前端模塊 (FEM),其設(shè)計(jì)可支持 ZigBee®、Thread 和下一代 Bluetooth® 無(wú)線協(xié)議(包括 Bluetooth 低功耗 “BLE”)。
Maxim宣布推出免費(fèi)的EE-Sim® DC-DC轉(zhuǎn)換器設(shè)計(jì)和仿真工具,幫助電源設(shè)計(jì)新手快速、自信地創(chuàng)建自己的電源,并助力電源專(zhuān)家開(kāi)發(fā)出更加精巧復(fù)雜的電路。
新思科技(Synopsys, Inc.)今天推出了完整的DesignWare® High Bandwidth Memory 2 (HBM2) IP解決方案,其中包括控制器、PHY和驗(yàn)證IP,使設(shè)計(jì)人員能獲得高達(dá)307 GB/s的總帶寬,相當(dāng)于以3200Mb/s運(yùn)行的DDR4接口傳輸速率的12倍。
楷登電子(美國(guó) Cadence 公司)今天宣布推出針對(duì)最新移動(dòng)和家庭娛樂(lè)應(yīng)用中系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)的Cadence® Tensilica® HiFi 3z DSP IP內(nèi)核 。其應(yīng)用包括智能手機(jī)、增強(qiáng)現(xiàn)實(shí)(AR)/ 3D眼鏡、數(shù)字電視和機(jī)頂盒(ST
DesignWare ARC HS4x系列內(nèi)嵌DSP將上代ARC HS內(nèi)核的信號(hào)處理性能提升至兩倍
Siemens 業(yè)務(wù)部門(mén) Mentor 今天宣布推出業(yè)內(nèi)最全面和高效的針對(duì)先進(jìn) IC 封裝設(shè)計(jì)的解決方案 — Xpedition® 高密度先進(jìn)封裝 (HDAP) 流程。
新的DesignWare CCIX Controller, PHY and Verification IP支持高達(dá)25Gbps的速度和更快的數(shù)據(jù)訪問(wèn)
楷登電子(美國(guó)Cadence公司,NASDAQ: CDNS)今日正式發(fā)布全新VirtualBridge™適配器。較傳統(tǒng)RTL仿真,基于虛擬仿真技術(shù)的VirtualBridge™適配器可以加速硅前驗(yàn)證階段的軟件初啟。
楷登電子(美國(guó)Cadence公司)今日正式發(fā)布全新VirtualBridge™適配器。較傳統(tǒng)RTL仿真,基于虛擬仿真技術(shù)的VirtualBridge™適配器可以加速硅前驗(yàn)證階段的軟件初啟。同時(shí),VirtualBridge適配器與傳統(tǒng)在線(In-Circuit)仿真應(yīng)用模式互為補(bǔ)充,通過(guò)Cadence® Palladium® Z1企業(yè)級(jí)仿真平臺(tái),可以讓軟件設(shè)計(jì)師提前3個(gè)月開(kāi)始進(jìn)行硅前軟件驗(yàn)證工作。
該解決方案結(jié)合Virtuoso平臺(tái)與Allegro及Sigrity技術(shù),進(jìn)一步簡(jiǎn)化設(shè)計(jì)流程,大幅提高設(shè)計(jì)效率,縮短設(shè)計(jì)周期
JasperGold形式驗(yàn)證平臺(tái)新應(yīng)用Superlint和Clock Domain Crossing助邏輯設(shè)計(jì)人員將IP開(kāi)發(fā)時(shí)間縮短四周楷登電子(美國(guó)Cadence公司)今日正式發(fā)布JasperGold® 形式驗(yàn)證平臺(tái)擴(kuò)展版,引入高級(jí)形式化驗(yàn)證技術(shù)的JasperGol
楷登電子(美國(guó) Cadence 公司) 今日宣布其數(shù)字、簽核與定制/模擬工具成功在三星電子公司7LPP和8LPP工藝技術(shù)上實(shí)現(xiàn)。較前代高階工藝節(jié)點(diǎn)FinFET技術(shù),7LPP和8LPP工藝技術(shù)不僅進(jìn)一步優(yōu)化了功耗、性能和面積特性,擴(kuò)展能