摘要:為了滿足載荷與衛(wèi)星進(jìn)行可靠通信的目的,設(shè)計并實現(xiàn)了基于FPGA和BU-65170協(xié)議芯片的1553B遠(yuǎn)程終端。自行設(shè)計了用于控制BU-65170的主控制狀態(tài)機,采用16位零等待緩沖接口模式,使用單消息和雙緩沖模式進(jìn)行消息傳
步進(jìn)電動機是一種將數(shù)字信號轉(zhuǎn)換為位移(或直線位移)的機電執(zhí)行元件,每當(dāng)輸入一個脈沖時,轉(zhuǎn)軸便轉(zhuǎn)過一個固定的機械角度,他具有快速起停、精確步進(jìn)、沒有積累誤差且能直接接收數(shù)字信號的特點,在數(shù)字控制系統(tǒng)中得到
鎖相環(huán)路已在模擬和數(shù)字通信及無線電電子學(xué)等各個領(lǐng)域中得到了極為廣泛的應(yīng)用,特別是在數(shù)字通信的調(diào)制解調(diào)和位同步中常常要用到各種各樣的鎖相環(huán)。鎖相就是利用輸入信號與輸出信號之間的相位誤差自動調(diào)節(jié)輸出相位
例:根據(jù)輸入的波形數(shù)據(jù)顯示波形圖。 (1)波形數(shù)據(jù)繪制一條曲線。 在前面板中添加一個波形圖控件,標(biāo)簽為“正弦圖”;在程序框圖窗口中選擇位于函數(shù)選板中的“信號處理→波形生成→正弦波形”子Ⅵ;將子Ⅵ的“信號輸
如今,即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊,能以550MHz以上的時鐘速度處理信號。
對于一些高扇出的信號,可以利用沒有被使用的全局時鐘緩沖器和第2全局時鐘資源來改善設(shè)計的性能,從而提高器件的工作速度。作為邏輯器件的高性能資源的一部分,應(yīng)該使其充分發(fā)揮作用。在計算Fmax的公式中,實際上我們
在電機控制等許多應(yīng)用場合,需要產(chǎn)生多路頻率和脈沖寬度可調(diào)的PWM(脈寬調(diào)制)波形。文中用Altera公司FPGA(現(xiàn)場可編程門陣列)產(chǎn)品開發(fā)工具QuartusⅡ,以設(shè)計6路PWM輸出接口為例,介紹了用FPGA實現(xiàn)多路PWM輸出的接口設(shè)計和仿真方法,并給出了功能仿真和器件仿真的波形。在嵌入式系統(tǒng)中通過FPGA擴展系統(tǒng)功能,整個系統(tǒng)的效率和功能可以得到最大限度的提高,是一種較好的選擇。
我是一個退休公務(wù)員,也是一名從年輕時就迷戀電子制作的業(yè)余愛好者。而電子制作的核心是制作一塊功能齊全,而又美觀漂亮的電路板(即PCB板)。不管你是不是“發(fā)燒友”,哪怕制作一件簡單的作品,都要經(jīng)過設(shè)計——制板